應用于全數字鎖相環的時間數字轉換器設計

孫浩瀚

（合肥工業大學，合肥 230601）

隨著對全數字鎖相環的深入研究，其在電路集成領域上的卓越性能越來越引起了人們的重視。與此同時，全數字鎖相環具有較高的可移植性以及較為卓越的魯棒性。在應用到時間數字轉換器的過程中，TDC整體會產生能夠進行量化的噪聲，對于噪聲的處理即提升分辨率、減小量化誤差以及增強測量數據的層次成為了后續相關人員的主要攻克領域。

本文的主要攻克難點為：在充分滿足采樣速率要求的前提下，提升測量范圍及提升測量的分辨率。當全數字鎖相環的整體環路處于開啟狀態時，TDC輸入端具有較高且不穩定的信號幅度，而環路處于關閉狀態時的信號幅度才會相對減小。但在此過程中，測量的分辨率仍處于較低的狀態。本文將設計的基于游標門控環形振蕩器的TDC具有粗量化和細量化兩種不同模式，即使在環路處于開啟狀態時，信號幅度及信號波動都會相對較小，在仿真的過程中具有較為卓越的性能。

1 時間數字轉換器整體結構

TDC主要由以下幾部分組成：鑒頻鑒相器、量化單元、模式判決器、多項計數器以及評估邏輯。

在信號進入PFD時，PFD將會根據信號的種類將信號分為開始信號以及停止信號，并將信號送至一位精度選擇器中。此過程為以及量化的過程。而一位精度選擇器將會把開始信號以及停止信號進行整合及再分類，進而生成快速（Fast）門控環形振蕩器及慢速（Slow）門控環形振蕩器信號。以及信號計數時鐘的產生將由模式判決器決定，而模式判決器其自身亦是一個一位的TDC，此種迭代的過程能夠將信號在評估邏輯中，順利將信號專為易于存儲的二進制碼。

2 電路實現

2.1 游標門控環形振蕩器（VernierGRO）

將單位延時單元的延時時間設為128皮秒，將多項計數器的最大技術值設為280。游標門控環形振蕩器在環路處于開啟狀態時，具有較大的信號幅度，此時在模式判決器的輸出為“0”位。而當TDC處于粗量化的工作模式中時，慢速門控環形振蕩器信號對計數時鐘進行開啟的處理，使RST的信號處于高電位的工作狀態，而一旦將TDC進行復位后，一個完整的量化周期記為結束。當環路處于關閉的狀態時，此時在模式判決器的輸出為“1”位，而快速門控環形振蕩器將開始運作以追趕慢速新號，其中的延遲差值歸零時，將對TDC進行二次復位的處理，以便順利結束量化周期。

2.2 比較模塊（ComparingBlock）

比較模塊旨在描述及處理上述過程中快速信號對慢速信號的追趕過程。對輸出結果的描述常用異或門和非門。如慢速信號呈周期性變化，用SR觸發器能夠大大降低對信號處理的過程中信號的敏捷度和靈活性。以至于將第N個周期的輸出結果進行記錄時，信號處于凍結的狀態，此時能夠對下一個量化周期進行更好的延遲差值的比較。

鑒于輸出電位對于輸入點位不敏感的情況，在最新的量化周期中，如果節點脈沖發生了“0”到“1”的偏轉，比較器在后續的信號觸發過程中亦不會報錯。

2.3 1-bitdecision-select結構

一位精度選擇器旨在提升TDC在環路處于鎖定狀態下的、細量化模式的測量范圍。由于信號在環路開啟和關閉的切換過程中具有極為不穩定的特點，為了防止信號跳出，一位精度選擇器將會通過延遲單元的延遲差已實現較為良好的工作狀態。而一位精度選擇器的測量精度較高，而不同的制作工藝將會很大程度影響延遲單元的延遲變化。影響延遲單元的條件包括輸入及輸出的時間間隔、PVT帶來的影響等。

3 鑒頻鑒相器（PFD）

鑒頻鑒相器中，CKV的頻率始終處于動態變化的范圍內，而TDC要求信號的輸入必須超過停止信號上升期的上升沿。而PFD能夠全程在信號轉化的過程中對信號進行監測以及信號溢出或輸入信號小于信號上升期的上升沿時的報錯，加之兩路輸入信號頻率的比較結果。

4 多項計數器（Multi-PhaseCounter）

多項計數器具有良好的異步復位功能，其組成部分包括六個二進制的計數器。每個計數器負責的工作均為在完成一整個量化周期后進行復位，而存儲計數器的寄存器將會對計數器的異步復位過程進行感知，進而測量出快速信號與慢速新號相互追趕的時間差。本文將使用的是帶有異步復位功能的TSPC寄存器，每一個柵極的控制均由傳遞而來的復位信號以決定。當輸入信號為“0”時，計數時鐘及其余輸入信號將與TSPC的工作流程無關，而當RST處于較低電位時，此寄存器具有與其余寄存器相同的工作原理。