臺積電將稱霸晶圓代工，3D封裝是未來新挑戰(zhàn)

工研院產科國際所研究總監(jiān)楊瑞臨認為，臺積電芯片制程5年內將稱霸晶圓代工業(yè)，3D封裝是新挑戰(zhàn)。

英特爾（Intel）7nm芯片制程進度延遲，并可能釋出委外代工訂單;同時，手機芯片廠高通（Qualcomm）也傳出5nm處理器可能自三星（Samsung）轉由臺積電代工生產，讓臺積電制程領先地位成為市場近期關注焦點。

臺積電繼7nm芯片制程于2018年領先量產，并在強效版7nm芯片制程搶先導入極紫外光（EUV）微影技術，5nm芯片制程在今年持續(xù)領先量產，下半年將強勁成長，貢獻全年約8%業(yè)績。

臺積電3nm制程技術開發(fā)順利，將沿用鰭式場效電晶體（FinFET）技術，預計2022年下半年量產，3nm制程屆時仍將是半導體業(yè)界最先進的技術。

為確保制程技術持續(xù)領先，臺積電2019年已領先半導體產業(yè)研發(fā)2nm芯片制程技術，臺積電目前尚未宣布量產時間，不過按照臺積電每2年推進一個世代制程技術推算，2nm芯片有望于2024年量產。

楊瑞臨分析，盡管臺積電2nm芯片制程將過去的FinFET技術，改為環(huán)繞閘極（GAA）技術，臺積電2nm芯片制程仍有望維持領先地位。

只是制程微縮技術即將面臨物理瓶頸，且價格成本越來越高，楊瑞臨表示，3D堆疊先進封裝技術將更趨重要，相關設備與材料問題都有待解決，這也是臺積電的新挑戰(zhàn)。

楊瑞臨表示，臺積電在先進封裝領域著墨多時，自2016年推出InFO封裝技術后，至2019年已發(fā)展至第5代整合型扇出層疊封裝技術（InFO-PoP）及第2代整合型扇出暨基板封裝技術（InFO-oS），并開發(fā)第5代CoWoS。

此外，臺積電開發(fā)系統整合晶片SoIC，以銅到銅結合結構，搭配矽導孔（TSV）實現3D IC技術，將提供延續(xù)摩爾定律的機會。

楊瑞臨認為，臺積電在先進封裝領域仍將領先對手三星。先進封裝將是臺積電筑起更高的技術與成本門檻，也是拉大與競爭對手差距的關鍵。