濟(jì)濟(jì)一堂第三代銳龍

葬月飄零 知行

經(jīng)過了近半年的分批上市和型號補(bǔ)充后，第三代銳龍?zhí)幚砥鹘K于全部呈現(xiàn)在我們的面前（圖1）。其中既有僅提供給OEM廠商的銳龍5 3500，也有能力可以挑戰(zhàn)專業(yè)級產(chǎn)品的16核心銳龍9 3950X，甚至還有基于這一核心的線程撕裂者（Threadripper）。從主流到高端，全面鋪開的第三代銳龍正式帶領(lǐng)AMD處理器進(jìn)入了新的時(shí)代。

Zen 2架構(gòu)

第三代銳龍?zhí)幚砥鞯腪en2架構(gòu)核心是最大的亮點(diǎn)，它是第一、第二代銳龍的Zen/Zen+架構(gòu)的大幅升級版，通過提升效率、增加緩存等方式，使得IPC （ Instruction Per Clock，CPU 每一時(shí)鐘周期內(nèi)所能夠執(zhí)行的指令數(shù)量）有了15%的提升（圖2）。一般來講，我們可以認(rèn)為CPU性能=IPC×頻率，因此第三代銳龍?zhí)幚砥鞯母逫PC配合更高頻率，使其整體處理能力有了更明顯的提升，甚至可以說是質(zhì)的飛躍。

此外，第三代銳龍還是首款支持PCIe 4.0協(xié)議的處理器，數(shù)據(jù)傳輸率達(dá)到目前主流的PCIe 3.0協(xié)議的兩倍，為16GT/s（圖3）。這一協(xié)議不僅用于外部連接，也用于核心內(nèi)部和核心-芯片組之間，使得處理器的強(qiáng)大能力不會在總線接口上被限制。而大幅提升與顯卡、SSD等重要配件的數(shù)據(jù)傳輸率，同樣也使得PC的整體效率和速度得到了提高。

考慮到新制程的良品率問題，第三代銳龍將CPU核心與I/O核心分離，分別采用7nm和12nm工藝制造，之后再整合到一塊基板上（圖4）。盡管此架構(gòu)降低了硅片制造的難度和生產(chǎn)成本，但也使得內(nèi)部傳輸、內(nèi)存通信等操作有一定的延遲。所以AMD采用了第二代Infinity Fabric總線，并且通過加大緩存、提升分支預(yù)測能力、降低內(nèi)存延遲等設(shè)計(jì)來減少架構(gòu)帶來的副作用。……