星載高速數(shù)字電路電源芯片選型及電源完整性設(shè)計(jì)

滕樹(shù)鵬 李森 郭黎燁 彭飛 葉曦

（上海航天電子技術(shù)研究所/八院智能計(jì)算技術(shù)重點(diǎn)實(shí)驗(yàn)室，上海，201109）

星載數(shù)字電路的高速化設(shè)計(jì)對(duì)電源完整性設(shè)計(jì)提出更高的需求，恰當(dāng)?shù)碾娫葱酒x擇有利于信號(hào)完整性設(shè)計(jì)優(yōu)化。在星載高速數(shù)字電路中，隨著信號(hào)傳輸速度的增加、芯片性能的增強(qiáng)，相應(yīng)地對(duì)供電提出以下要求：更低的電壓、更大的電流、需平滑更大的開(kāi)關(guān)噪聲、低功耗。常用的電源芯片包括開(kāi)關(guān)式點(diǎn)電源芯片和LDO（低壓差線型穩(wěn)壓器）型電源芯片。開(kāi)關(guān)式點(diǎn)電源芯片具有高效率、輸出電流大的優(yōu)點(diǎn)，但同時(shí)也具有響應(yīng)速度相對(duì)較低、開(kāi)關(guān)噪聲大等劣勢(shì)。LDO型電源芯片本身特性導(dǎo)致其輸入輸出電壓壓差越大、輸出電流越大，功耗越高，但其又具有響應(yīng)速度快，紋波小等優(yōu)點(diǎn)。因此在星載高速數(shù)字電路設(shè)計(jì)中對(duì)電源響應(yīng)要求極高的位置，如：DDR（雙倍數(shù)率動(dòng)態(tài)隨機(jī)存儲(chǔ)器）的VTT（終端電壓）供電，或工作電流極小 （一般壓差小于3V電流小于1A）等位置一般優(yōu)選采用LDO型電源芯片；其他供電需求中開(kāi)關(guān)式點(diǎn)電源芯片更為適用。本文將對(duì)分別對(duì)開(kāi)關(guān)式點(diǎn)電源芯片 （以LTM4644為例）及LDO型電源芯片在宇航產(chǎn)品中設(shè)計(jì)中的電源完整性設(shè)計(jì)進(jìn)行分析。

1 開(kāi)關(guān)式點(diǎn)電源芯片

1.1 功能與特性

在電源芯片選型過(guò)程中，考慮到宇航用電子類產(chǎn)品需要適應(yīng)空間環(huán)境的高輻射、真空環(huán)境散熱差、需長(zhǎng)時(shí)間工作及無(wú)法維修的特點(diǎn)。宇航用開(kāi)關(guān)式點(diǎn)電源應(yīng)具備以下功能及特性。

a）具有輸出過(guò)壓保護(hù)、輸出過(guò)流保護(hù)、短路保護(hù)等功能，并且在進(jìn)入保護(hù)模式后重新上電后可恢復(fù)正常工作。過(guò)壓保護(hù)及過(guò)流保護(hù)功能為常用電源芯片功能，均為保護(hù)后端電路設(shè)計(jì)，在供電后端器件異常情況下保護(hù)星上主電源不受影響。短路保護(hù)功能要求響應(yīng)短路保護(hù)時(shí)間小于10μs。在空間環(huán)境中，后端電子類集成電路 （含MOS電路）可能受單粒子閂鎖影響，導(dǎo)致集成電路中的MOS電路電源對(duì)地短路，電源芯片應(yīng)能夠及時(shí)響應(yīng)短路保護(hù)功能，避免單粒子閂鎖導(dǎo)致的短路引起的部分電路燒毀，重新上電后單粒子閂鎖狀態(tài)可解除。

b）電源芯片在工作輸出電流范圍內(nèi)，效率高、熱耗少。空間真空環(huán)境中散熱條件較差，電源芯片本身為電子產(chǎn)品中的較大熱源，而通常單機(jī)內(nèi)的溫度監(jiān)控點(diǎn)設(shè)置在非熱源位置，這樣當(dāng)電源芯片熱量累計(jì)過(guò)大時(shí)，若相應(yīng)電源不能緊急關(guān)斷，可能對(duì)電源芯片造成不可恢復(fù)的硬件損傷。因此電源芯片在工作電流范圍應(yīng)具有高效率特性，以提高產(chǎn)品的熱可靠性設(shè)計(jì)。

c）電源芯片額定電流與產(chǎn)品需求應(yīng)具備1倍以上余量。額定電流應(yīng)高于理論最大電流1倍以上是宇航產(chǎn)品的降額設(shè)計(jì)需求。考慮電子產(chǎn)品在上電瞬間浪涌一般高于額定工作電流1.5倍，因此電源芯片額定電流應(yīng)具備1倍以上余量。

d）電源芯片可進(jìn)行軟啟動(dòng)配置。在后端芯片時(shí)序準(zhǔn)許范圍內(nèi)，延長(zhǎng)軟啟動(dòng)時(shí)間可以有效降低上電瞬間的浪涌電流。一般情況下影響電子類產(chǎn)品壽命的關(guān)鍵因素為電路中的電容壽命，而電容壽命與電容的負(fù)載電壓及充放電能量成反比，因此降低上電浪涌可以有效延長(zhǎng)產(chǎn)品壽命。

1.2 開(kāi)關(guān)式點(diǎn)電源電路設(shè)計(jì)

LTM4644為L(zhǎng)inear Technology公司生產(chǎn)的4路輸出DCDC電源芯片，單路輸出電流4A，具備過(guò)壓保護(hù)、過(guò)流保護(hù)、短路保護(hù)及高溫保護(hù)特性。在電路的原理圖設(shè)計(jì)中應(yīng)注意：輸入電容設(shè)計(jì)、輸出電容設(shè)計(jì)、軟啟動(dòng)設(shè)計(jì)、輸出電壓設(shè)計(jì)及時(shí)序設(shè)計(jì)。其中輸入電容、時(shí)序設(shè)計(jì)及輸出電壓依托系統(tǒng)設(shè)計(jì)，參考系統(tǒng)內(nèi)主要芯片及系統(tǒng)功能需求，此處不做詳細(xì)介紹。

1.2.1 輸出電容設(shè)計(jì)

在開(kāi)關(guān)式點(diǎn)電源電路設(shè)計(jì)中，電源芯片輸出電容的主要功能為，降低開(kāi)關(guān)電源的開(kāi)關(guān)噪聲以及為后端負(fù)載儲(chǔ)能。在電源開(kāi)關(guān)噪聲過(guò)大情況下，一般芯片若核電壓超過(guò)±5%、接口電壓超過(guò)±10%則會(huì)導(dǎo)致芯片工作異常，甚至完全不能啟動(dòng)；若后端負(fù)載電路電流較大，并且為突發(fā)負(fù)載，則電容儲(chǔ)能不足可能導(dǎo)致輸出電壓瞬時(shí)降低或抖動(dòng)，因此設(shè)計(jì)大容值儲(chǔ)能電容應(yīng)預(yù)留足夠余量，但過(guò)多過(guò)大的儲(chǔ)能電容又會(huì)占用較多PCB（印制電路板）布局資源。輸出電容設(shè)計(jì)均需根據(jù)實(shí)際情況分析，不同負(fù)載、不同需求甚至不同的PCB layout（印制板布局布線）都可能導(dǎo)致同一電源芯片的電路設(shè)計(jì)不一致，一般均需通過(guò)測(cè)試對(duì)原設(shè)計(jì)進(jìn)行優(yōu)化。

但在輸出電容的設(shè)計(jì)過(guò)程中通常有一些設(shè)計(jì)方法可以參考，以盡可能滿足使用需求。

a）一次電與二次電的壓降，若壓差過(guò)大，輸出電容需增大容值。

b）針對(duì)輸出負(fù)載工作的頻點(diǎn)，選擇相應(yīng)的濾波電容。通常大容值電容濾低頻干擾，小容值電容濾高頻干擾。通常采用的初始設(shè)計(jì)方式為大容值加小容值并聯(lián)，具體容值可參考芯片數(shù)據(jù)手冊(cè)，預(yù)留足夠調(diào)試電容位置。

c）盡量選用低ESR（寄生電阻）電容，且電容不要串聯(lián)。開(kāi)關(guān)電源的濾波電容通過(guò)電容充放電及電容兩端電壓不可突變的特性實(shí)現(xiàn)輸出電源的開(kāi)關(guān)噪聲過(guò)濾。若ESR過(guò)大則導(dǎo)致電容兩端電壓存在突變，會(huì)產(chǎn)生新的噪聲源。

d）輸出電容耐壓值盡量不小于電源的輸入電壓且高于輸出電壓的2倍。

1.2.2 軟啟動(dòng)設(shè)計(jì)

電源芯片的軟啟動(dòng)一般根據(jù)芯片手冊(cè)提供的公式計(jì)算，LTM4644的軟啟動(dòng)時(shí)間計(jì)算公式如下：

公式 （1）中，tSS為軟啟動(dòng)時(shí)長(zhǎng)，單位為s；U=0.6V；CSS為軟啟動(dòng)配置電容，單位為μF；I=2.5μA。一般tSS應(yīng)在滿足后端供電芯片時(shí)序需求的基礎(chǔ)上盡量延長(zhǎng)，降低負(fù)載端及一次電源端的啟動(dòng)浪涌。

1.3 測(cè)試和調(diào)試

在開(kāi)關(guān)式點(diǎn)電源的設(shè)計(jì)中，對(duì)完成的電路進(jìn)行測(cè)試、調(diào)試是必不可少的一步，可以在測(cè)試中針對(duì)電源完整性需求，采用上面提到的優(yōu)化措施對(duì)電路進(jìn)行驗(yàn)證及優(yōu)化。

1.3.1 電源完整性測(cè)試

分別為空載、滿載及動(dòng)態(tài)負(fù)載情況下，針對(duì)輸入電壓在±10%波動(dòng)情況下電源電路在常溫、高溫及低溫條件下輸出電壓情況進(jìn)行測(cè)試，測(cè)試結(jié)果若后端負(fù)載無(wú)特殊要求情況下一般輸出電壓波動(dòng)范圍不應(yīng)該大于額定電壓的±10%。

1.3.2 電源可靠性測(cè)試

電源可靠性測(cè)試主要為驗(yàn)證芯片的可靠性，一般在芯片選型確認(rèn)后無(wú)法更改，但此項(xiàng)測(cè)試可以作為整個(gè)產(chǎn)品設(shè)計(jì)的可靠性的量化指標(biāo)。一般測(cè)試項(xiàng)目主要為輸出過(guò)流保護(hù)點(diǎn)、短路保護(hù)點(diǎn)、短路保護(hù)恢復(fù)性、正向過(guò)沖及負(fù)向過(guò)沖。其中正負(fù)過(guò)沖為電源在啟動(dòng)及關(guān)閉中發(fā)生的瞬時(shí)的輸出電壓超過(guò)設(shè)定電壓及小于0，沖測(cè)試波形如圖1所示。主要考慮部分芯片有供電電壓極限值，若超過(guò)指定電壓可能損傷芯片， Xilinx公司的Kintex-7系列芯片提出的供電電壓極限值范圍見(jiàn)表1。

圖1 正負(fù)過(guò)沖測(cè)試波形

表1 Xilinx公司的Kintex-7系列芯片提出的供電電壓極限值范圍

測(cè)試中應(yīng)遵循以下原則：①測(cè)試用示波器帶寬不應(yīng)過(guò)高，一般應(yīng)小于1GHz；②接口電壓的測(cè)試中示波器帶寬選擇應(yīng)為100MHz，內(nèi)核電壓的測(cè)試中示波器帶寬選擇應(yīng)為20MHz；③探頭測(cè)測(cè)試點(diǎn)應(yīng)該選擇在輸出電容的小容值電容兩端。

1.4 PCB設(shè)計(jì)

PCB設(shè)計(jì)也是開(kāi)關(guān)式點(diǎn)電源的電源完整性設(shè)計(jì)需要注意的重要部分。在PCB設(shè)計(jì)中應(yīng)注意以下關(guān)鍵點(diǎn)。

a）輸入電容的排列應(yīng)該按照大容值電容遠(yuǎn)離電源芯片輸入引腳，小容值電容靠近電源芯片引腳的順序進(jìn)行排列，即電流依次流經(jīng)大電容及小電容再輸入芯片。

b）輸出電容的排列應(yīng)該按照小容值電容遠(yuǎn)離電源芯片輸出引腳，大容值電容靠近電源芯片引腳的順序進(jìn)行排列，即電流依次輸出芯片流經(jīng)大電容及小電容。

c）FB（電壓反饋）信號(hào)走線應(yīng)該盡量短，并且做加寬處理。同時(shí)在FB信號(hào)走線附近嚴(yán)禁走高速、高頻信號(hào)。FB走線一般不換層、不走內(nèi)層，必要時(shí)采用兩次換層。

d）輸入電容參考地、輸出電容參考地及電源芯片參考地應(yīng)該連在一起并且通過(guò)足夠數(shù)量及孔徑的過(guò)孔與本PCB地平面短接，各個(gè)地之間的走線禁止走細(xì)線。

e）電源輸入端、輸出端走線應(yīng)預(yù)留足夠線寬，以滿足設(shè)計(jì)電流通過(guò)。

2 LDO型電源選用與設(shè)計(jì)

LDO型電源芯片在工作時(shí)理論自身熱耗一般較高并且熱耗會(huì)隨著輸入輸出電壓壓差增加而增加，同時(shí)隨工作電流的增加而增加。因此在選用LDO型電源芯片時(shí)要注意選用芯片應(yīng)為金屬封裝，并且可大面積接地，以提供更好的散熱路徑；在選用LDO作為供電電源前需確認(rèn)需求電壓與輸入電壓壓差及穩(wěn)定工作電流，一般壓差超過(guò)5V、工作電流超過(guò)3A時(shí)不建議選用LDO型電源芯片，防止熱量過(guò)多累積。

針對(duì)宇航工作環(huán)境結(jié)合LDO工作原理，待選用的LDO電源型芯片還應(yīng)具備以下特點(diǎn)：①應(yīng)具備抗總劑量及單粒子指標(biāo)，具體指標(biāo)參照產(chǎn)品運(yùn)行軌道，一般總劑量 （TID）≥50krad（Si），單粒子特性≥37MeV-cm2/mg；②應(yīng)內(nèi)置軟啟動(dòng)及過(guò)流限制功能。

一般LDO型電源芯片內(nèi)部主要功能電路為三極管或場(chǎng)效應(yīng)管，此類元器件在空間環(huán)境中可能受單粒子效應(yīng)影響，導(dǎo)致三極管或場(chǎng)效應(yīng)管短路，使得輸出電壓等于輸入電壓或者輸入電源對(duì)地短路，因此在宇航產(chǎn)品中選用的LDO型電源芯片一般應(yīng)具備抗總劑量及單粒子指標(biāo)，避免單粒子效應(yīng)導(dǎo)致的供電異常。

LDO型電源芯片一般對(duì)外接口比較簡(jiǎn)單，但應(yīng)當(dāng)注意的是由于LDO型電源響應(yīng)速度快，因此在高速電路設(shè)計(jì)中，尤其是被供電芯片具有高速開(kāi)關(guān)特性時(shí)，LDO型電源的輸出端一般需要匹配大容值電容作為儲(chǔ)能電容。在輸出電容的選用上ESR也是需要注意的重要指標(biāo)，要嚴(yán)格按手冊(cè)指定選用，具有過(guò)高和過(guò)低的ESR的輸出電容會(huì)導(dǎo)致LDO電源輸出的電壓產(chǎn)生震蕩。

3 星載高速數(shù)字電路電源完整性分析

以上對(duì)星載高速數(shù)字電路的供電部分進(jìn)行了分析，在電源完整性設(shè)計(jì)中還有以下一些需要注意的地方。

a）芯片供電引腳的靠近引腳附件需擺放0.1μF～0.01μF電容，在高耗電芯片四周應(yīng)布局10μF～22μF電容。靠近引腳電容為過(guò)濾供電中可能存在的高頻干擾，四周大容值電容為儲(chǔ)能電容，防止芯片瞬時(shí)電流變化導(dǎo)致影響供電電平面的電壓穩(wěn)定。

b）不同相鄰電源平面間應(yīng)該預(yù)留耦合電容，可優(yōu)化整個(gè)PCB的EMI特性。

c）相同電壓的供電平面應(yīng)該盡量合并，避免存在多個(gè)相同電壓的供電平面。

d）在PCB設(shè)計(jì)中，電源層應(yīng)該做相應(yīng)內(nèi)縮，如圖2所示。

圖2 電源平面內(nèi)縮

e）電源層走線寬度必須確保足夠?qū)挾取?/p>

f）若電路設(shè)計(jì)中同時(shí)存在模擬供電及數(shù)字供電，若采用的是同一電源需使用磁珠對(duì)數(shù)字電及模擬電、數(shù)字地及模擬地進(jìn)行隔離，如圖3所示，其中K7_MGT_AVCC為模擬電，K7_VCC_1V為數(shù)字電。

g）機(jī)殼地與電氣地應(yīng)該隔離，如圖4所示。

圖3 數(shù)字電源層與模擬電源層的分割

圖4 機(jī)殼地與電氣地隔離參考圖