一種基于深肖特基勢壘輔助柵控制的隧穿場效應晶體管

馬愷璐，靳曉詩

（沈陽工業大學信息科學與工程學院,沈陽110870）

1 引言

集成電路基本單元的研究基于兩個方面，一方面是要提高集成電路的集成度，令集成電路的基本單元尺寸需要盡可能地減??；另一方面是要提高特性[1-2]。改進的MOSFET結構也稱作多級柵場效應晶體管，例如Fin FET采用小于30納米技術節點克服了短溝道效應[3]。具有更好特性的新型結構基本單元被設計出來取代現有單元，最具有代表性的就是隧穿場效應晶體管[4-5]。在這兩方面的研究有一個大的前提，即納米級技術的現實可行性。但是，即使多級柵FET在低于10納米量級時也不能完全克服短溝道效應[6]，在這一尺度下，突變結在常規技術上難以實現，需要借助于昂貴的毫秒退火技術[7]。

為此，提出一種基于深肖特基勢壘輔助柵控制的隧穿場效應晶體管。傳統肖特基勢壘晶體管希望勢壘盡可能降低[8-9]，與此不同，所設計器件利用深肖特基勢壘來克服由肖特基勢壘隧穿產生的電流，使源漏與硅體接觸界面處的正向導通電流，即帶帶隧穿（BTBT）電流，實現最大化。新器件利用輔助柵電極有效抑制反向漏電流，與傳統SB MOSFET或者JL FETs相比，能獲得低亞閾值擺幅、更小的反向偏置GIDL電流和高開關電流比等優越性能。

2 HSB-TFET器件結構

所設計的深肖特基勢壘輔助柵控制的隧穿場效應晶體管（HSB-TFET）主視圖如圖1(a)所示，圖1(b)和圖1(c)分別為圖1(a)沿切線A、B的俯視圖和左視圖。由圖1(a)和圖1(b)可以看出，器件為對稱結構，源漏區可以互相調換。以N型為例，在源漏與硅界面形成肖特基接觸。主控柵極分別在源電極和漏電極的側面，其形狀近似于一對括號，從三個方向控制源漏區附近的硅。輔助柵極用來控制體硅的中心部分。圖中，L是源漏區間體硅的長度，T是體硅的厚度，tox是柵極氧化層厚度，Wsd為源漏區寬度，Wtunnel是發生隧穿區寬度，Lag是輔助柵極長度，W是體硅的寬度。

圖1新設計HSB-TFET結構圖

HSB-TFET采用金屬結在源漏區處形成肖特基勢壘。傳統SB MOSFET的導通電流是熱電子發射電流，所以希望降低器件的勢壘高度。而新器件采用深肖特基勢壘最大程度阻擋肖特基勢壘熱激發電子電流，換言之，肖特基勢壘被用來阻止電流在源漏間的直接流動，降低熱激發電子電流，取而代之的是增加帶帶隧穿電流的產生，作為器件的導通機制。新HSB-TFET在器件的中心位置引入一個輔助柵極結構，設置一個特定的值，控制溝道內載流子流動。

以N型為例，新設計HSB-TFET的能帶分布情況如圖2所示。

圖2新設計HSB-TFET能帶圖

如圖2(a)和2(c)，如果主控柵極和輔助柵極都為正向偏置，電子空穴對主要由源區的帶帶隧穿產生，空穴流向源極，導帶電子可以容易地流向漏極，因為對于電子從源極到漏極沒有形成勢壘。

如圖2(b)和2(d)，如果主控柵極為反偏，輔助柵極仍然保持正偏，電子空穴對主要由漏區帶帶隧穿產生，電子流向漏極，而此時，正向偏置輔助柵極會對空穴形成一個潛在的勢壘，能夠有效地阻止空穴從漏極流向源極，因此，大量漏電流被阻止。

3 三種FET的特性比較

對HSB-TFET、常規TFET和SB-MOSFET的IDS-VGS特性進行比較，如圖3所示。新HSB-TFET的肖特基勢壘高度對于導帶電子設置為0.9V。傳統SB-MOSFET的肖特基勢壘高度設置為0.3V。TFET的P+區摻雜濃度為1020cm-3。

圖3三種FET的IDS-VGS特性曲線

即使優化SB-MOSFET和TFET的結構，反向偏置下IDS-VGS特性也非常糟糕，尤其是當VDS越大漏電流越大，相反，TFET正向電流仍然很小。新設計的HSB-TFET顯示出比SB-MOSFET和TFET更高的開啟電流、更陡的亞閾值特性。新HSB-TFET的反向漏電流比SB-MOSFET小很多，尤其是大偏置漏電壓下。

4 勢壘高度對IDS-VGS影響

圖4是HSB-TFET不同肖特基勢壘高度的IDSVGS特性，可將曲線分為三個工作狀態：正向導通區、靜態工作區、反向漏電區。勢壘高度對正向導通區電流沒有影響；靜態工作區隨著勢壘高度的增加電流先減后增；反向漏電區電流隨著勢壘高度增加電流減小。這意味著在新設計的HSB-TFET中，勢壘高度并不是越大越好，而是存在著一個理想值。

圖4不同勢壘高度下IDS-VGS特性曲線

靜態工作區從源極到漏極電子/空穴濃度如圖5所示。源極隧穿區電子濃度如圖6所示。可見源極隧穿區電子濃度隨勢壘高度從0.4V增至0.85V而大量減少，這是因為，此時沒有外加電場作用，電流主要由熱激發產生，隨著勢壘高度的增加，電子沒有足夠的能量躍遷到導帶，從而電流減小。在圖5(b)中，隨著勢壘高度繼續增加，空穴濃度顯著增加，這是因為勢壘高度的逐漸增加使能級逐漸靠近價帶；空穴不需要很大的能量就能夠躍遷到價帶，此時漏電流主要為空穴電流。

圖5源極到漏極特性曲線

圖6源極隧穿區特性曲線

反向漏電區與靜態工作區空穴濃度和電場如圖7所示。反向漏電流隨著勢壘高度的增加逐漸減小，因為隨著能級逐漸靠近價帶，大量空穴躍遷到價帶，在半導體體內堆積，同時空穴增加抑制了此處能帶的彎曲，雖然增加漏源電壓能夠使能帶彎曲，但是不足以抵消空穴對其抑制作用，因此反向漏電流降低。由圖7(a)可見，當其他條件一定時，隨著勢壘高度的增加，空穴濃度增加，證明隨著能級靠近價帶，空穴大量躍遷到價帶，抑制能帶彎曲；而由圖7(b)可見，當其他條件一定時，漏源電壓越大，電場強度越大，能帶彎曲程度越劇烈。

圖7漏極隧穿區特性曲線

5 結束語

在TFET和SB MOSFET的基礎上，利用深肖特基勢壘輔助柵控制對隧穿場效應晶體管進行重新設計，解決了一系列基于半導體集成電路尺寸不斷縮小帶來的問題。降低越過肖特基勢壘熱激發產生的電流，增大體硅與源漏接觸界面處的帶帶隧穿電流，利用輔助柵極來阻擋反向漏電流。新型器件可實現更低的亞閾值擺幅、更小的反偏柵致漏電流、更大的開關電流比，實現大于傳統隧穿場效應晶體管的開啟電流，由于結構對稱，也有利于更好的集成。