一種FPGA實現的全數字鎖相環＊

閻昌國，李 青，馬登秋，安 玉

（遵義師范學院 工學院，貴州 遵義563006）

隨著科學技術的快速發展，鎖相環技術已被廣泛地應用在了通信、測量、自動控制等領域[1-3]。面對當下改善生態環境、解決能源短缺的緊迫問題，諸如太陽能、風能、核能等新能源發電成了良好的方案，其并網運行的應用便成為了潮流趨勢[4-6]。其中，新能源發電系統能否實現并網運行，關鍵技術就在于鎖相環是否能夠有效并準確地保證并網逆變器輸出的電流始終跟隨電網電壓的頻率與相位。而傳統的鎖相環主要由模擬電路實現，因存在直流零點漂移與器件飽和現象，易受溫度與電源的影響，會導致鎖相環跟蹤精度下降[7]。EDA（電子設計自動化）技術的發展，為克服模擬電路固有缺陷實現全數字化提供了良好的路徑[8]。為此，本文以FPGA（現場可編程門陣列）為載體，提出了一種全數字鎖相環的實現方案，詳細分析了該方案的工作原理，通過邏輯仿真與實驗結果表明該方案能有效地跟蹤電網電壓頻率與相位，可以應用到新能源并網發電系統中。

1 工作原理分析

全數字鎖相環的原理圖如圖1所示，它主要由鑒相器、K模可逆計數器、脈沖加減控制電路與N分頻電路四個部分組成。鑒相器實際上是一個相位比較器，有兩個輸入端口，即輸入信號fin與外部的過零檢測電路[9]相連，另一端接鎖相環的輸出反饋信號fout；有三個輸出控制信號，即超前信號qian（反饋信號相位超前于輸入信號時有效）、滯后信號hou（反饋信號相位落后于輸入信號時有效）、誤差信號updn（反饋信號與輸入信號之間有相位差時有效）。K模可逆計數器可逆計算器用于消除相位誤差，在updn為有效電平時工作，若此時qian有效，則K模可逆計數器作減計數，當K等于零時，輸出一個借位脈沖信號dec；若此時hou有效，則作為加計數，當K等于模值時，輸出進位脈沖信號inc。脈沖加減電路與N分頻電路構成數字壓控振蕩器，當dec為有效電平時，脈沖加減控制電路會在本地時鐘上減去一個周期來調整相位；反之，當inc為有效電平時，則會加上一個周期來調整相位，如此反復工作最終實現相位同步。圖1中Mf0為K模可逆計數器本地時鐘，2Nf0為N分頻電路的時鐘，這里取M=2N，f0為預設值。

圖1全數字鎖相環原理圖

2 設計與實現

在設計之前，還必須先確定圖1中各參數。因本文所提出的方案主要是用于跟蹤電網電壓頻率和相位，因此此時f0應取50 Hz。

假定新能源發電系統中并網逆變器的功率開關管所需的三角載波頻率為60 kHz，可計算出N=1 200（一個調制周期需要的采樣點數，其中調制周期為20 ms），M=2 400。而K值的大小將會影響鎖相環的跟蹤快慢，一般在20～217范圍內取值，該方案是通過不斷的測試來確定K的取值的，最終選取K=4。為此，在FPGA開發環境中，通過編寫VHDL語言、利用開發環境已有數字模塊，搭建出了如圖2所示的全數字鎖相環的FPGA硬邏輯電路圖。

為了驗證所設計的全數字鎖相環硬邏輯電路的正確性，將上述電路模塊經編譯、綜合、仿真后得到了如圖3所示的邏輯功能仿真結果。其中，仿真時本地時鐘clk取0.12 MHz。由圖3可知，fout與fin的相位差隨著時間的推移在逐步減小，且在仿真運行到210 ms附近時完成鎖相，從而實現了輸出信號fout對輸入信號fin的同步跟蹤。

圖2 FPGA實現的全數字鎖相環硬邏輯電路圖

圖3全數字鎖相環邏輯功能仿真結果

3 實驗驗證

因邏輯功能仿真僅驗證了該方案的邏輯功能是正確的，要驗證該方案的可行性與有效性，還需進行實驗驗證。因此，將所搭建的硬邏輯電路編譯載入FPGA中進行了實驗，實驗結果如圖4所示。

圖4實驗測試波形

實驗時，CH1為與電網電壓同頻率的標準50 Hz方波（用于模擬電網電壓經過零檢測電路捕獲后的方波信號），CH2為經FPGA實現的全數字鎖相環的輸出波形。可以看出，輸出信號CH2的相位隨著時間的演變在逐步調整，最終與輸入信號CH1同步，實現同步鎖相。

4 結論

以新能源并網發電的良好趨勢為背景，提出了一種用于同步跟蹤電網電壓頻率與相位的全數字鎖相環方案，分析了該方案的工作原理，提供了所需參數的設置方法，完成了該方案的FPGA設計與實現。最后通過邏輯仿真與實驗結果證實了該方案的可行性與有效性。