L波段高功率高效率功率放大器芯片設計

李海華,薛焱文,萬 晶,梁曉新

(1．中國科學院微電子研究所，北京100029；2.中國農業大學，北京100083)

0 引言

III-IV族材料在高功率、低噪聲以及低損耗等應用場合有著廣泛的應用空間[1-2]。在射頻終端功率放大器設計領域中，砷化鎵工藝是主流的設計工藝，并擁有廣泛的應用前景[3]。砷化鎵工藝經過多年的長足發展，于20世紀80年代，發展出了基于砷化鎵襯底的異質結材料體系。目前，InGaP/GaAs異質結體系已經得到了大規模商業化運用。

InGaP/GaAs HBT器件中的InGaP 鈍化層能有效抑制基區表面電流的復合，提高器件直流增益，改善器件的射頻微波特性。基于InGaP/GaAs工藝的HBT器件[1]非常適用于高功率、高效率和高線性度的功率放大器設計。近年來，出現了許多采用InGaP/GaAs HBT工藝設計實現的功率放大器芯片電路[3-12]，在電路寄生消除[4]、線性度提升[5-6,9,11-12]和穩定性提升[7]領域取得突破性進展，但對功率放大器效率提升的研究則較少，其中文獻[3，10] 采用了諧波抑制的方式來提升功率放大器的效率，文獻[8]則采用DPD技術來提升功率放大器的效率，這些效率提升技術都會進一步增加芯片的設計復雜度和面積。

在一般設計中，為了實現功率放大器的高功率輸出，會利用功率合成器進行功率合成，常用的功率合成器有威爾金森功率合成器，然而功率合成器會占用大量的芯片面積；同時復雜的功率合成器布線也會帶來損耗，影響功率合成效率。

本文對功率合成器電路和功放單元進行了改進，設計了由預匹配電容、基極穩流電阻(Base Ballasting Resistor)和晶體管組成基本功放單元，一方面解決了晶體管穩定性差的問題，另一方面通過預匹配，使晶體管阻抗匹配的難度下降。對于功率合成器電路摒棄了多級威爾金森功率合成形式，采用直連形式減小了傳輸損耗，實現了大功率輸出的同時得到了較高的效率。

1 電路結構與分析

在高輸出功率、高效率的功率放大器芯片設計中，晶體管的選取和布局是設計成敗的關鍵。本節對晶體管面積進行分析計算，并提出一種高穩定性、高功率和高效率的輸出級版圖布局設計。

1.1 晶體管面積計算

本功率放大器芯片的設計目標是實現36 dBm的輸出功率。設計采用負載線理論對晶體管的輸出功率進行預估。根據負載線理論，晶體管的最大可輸出功率由供電電壓以及晶體管最大電流決定，因此最大可輸出功率可由集電極最大電壓擺幅以及最大電流值計算得出。

(1)

式(1)可求解晶體管的輸出功率Pout，其中Vdc，Idc為輸出的交流電壓與電流，考慮到膝點電壓(Vknee)的影響，求解時應減去膝點電壓(Vknee≈0.5 V)。

(2)

(3)

式(2)中，Nc為功率放大器設計效率值，其中VDC，IDC為漏極靜態偏置電壓與電流，用來求解靜態功耗PDC。根據集電極最大電流密度(Je=0.2 mA/μm2)、預估效率(Nc=50%)、交流總功率PDC和輸出功率Pout，由此可得晶體管面積如式(3)所示。

然而，需要注意的是，以上公式僅可用于推算線性輸出功率，不能計算功率壓縮的情況。根據設計經驗，飽和輸出功率一般比線性功率大2～3 dBm。鑒于要求的輸出功率為36 dBm，故將線性輸出功率設定為33 dBm。

1.2 輸出級版圖布局設計

為獲得高輸出功率，需要輸出級具有更大柵面積。實現大柵面積的方法有兩種：一是使用單個大柵寬晶體管；二是將多個小柵寬晶體管進行功率合成。使用單個大柵寬晶體管進行設計的話，源、負載阻抗小，阻抗匹配難度大，且功率放大器的效率低下，被絕大多數設計摒棄。而利用常規威爾金森功率合成器將數個晶體管進行功率合成，將占用大量的芯片面積；同時隨著晶體管數目增加，其設計難度呈幾何級數上升，復雜的功率合成器布線也會帶來損耗，影響功率合成效率，如圖1所示。

圖1 常規威爾金森功率合成器Fig.1 Conventional wilkinson power combiner

針對上述問題，本文利用并聯功率合成的原理，對功率合成電路進行改進，如圖2所示。將多個小柵寬晶體管并聯，結合穩定網絡與預匹配網絡形成一個基本功放單元，如圖3所示。穩定網絡由基極穩流電阻(Base Ballasting Resistor)構成，預匹配網絡由電容構成。多組基本功放單元直接并聯合成實現大功率輸出，沒有復雜龐大的威爾金森功率合成器電路網絡，使得電路損耗降低，功放輸出功率和效率大大提升。功放單元根據輸入、輸出以及偏置端口的對稱性進行布局，圖2中16組基本功放單元組成一個中型功放單元，此功放單元根據功率需求，可橫向進行進一步拓展，實現更大功率的輸出。

圖2 16管中型功放單元Fig.2 16 tube medium power amplifier unit

圖3 基本功放單元Fig.3 Basic amplifier unit

基極穩流電阻的優勢是可以提高電路穩定性，抑制芯片自熱效應，其劣勢是會降低功率放大器的增益，但同時可以加大源、負載阻抗值，減小阻抗匹配網絡的設計難度。在本設計中，每兩個30 μm柵寬的晶體管共用一個基極穩流電阻，取值可以適當小，本設計中取值5 Ω。

各個基本功放單元還在基極穩流電阻之前加入了匹配電容，利用電容組成的預匹配網絡在基本功放單元中預先進行阻抗匹配，進一步減小了整個功放單元的匹配難度。

2 版圖與聯合仿真結果

圖4為本功率放大器芯片的原理圖。圖中框線內為芯片設計，其余部分為片外匹配設計。

圖4 本文的功率放大器原理圖Fig.4 Schematic diagram of the power amplifier in this article

根據式(1)～式(3)分別對功率放大器的三級管芯面積進行推算，如表1所示。通過計算輸出級功率放大器的管芯面積需大于4 000 μm2。最終設計實現的功率放大器版圖如圖5所示，芯片面積僅有0.9 mm×0.7 mm。

表1 各級晶體管面積計算分析值Tab.1 Calculation and analysis value of transistor area at all levels

圖5 功率放大器版圖Fig.5 Power amplifier layout

版圖繪制完后將進行有源無源聯合后仿真，本設計的后仿真流程為：① 將版圖設計中有源元器件去除，并于相應位置增添電磁場仿真端口；② 利用ADS中Momentum仿真引擎，對版圖無源部分在ADS中進行電磁場仿真；③ 將獲得的無源模塊仿真結果與有源器件模型進行聯合仿真；④ 根據仿真結果進行調試。如圖6所示，圖中點線區域即為無源模塊電磁仿真后建立的無源模塊模型，模型中既有與有源器件互聯的內部接口，也有與供電、片外匹配以及輸入/輸出端口相接的外部接口，其中第一級與第二級共用偏置VBias2，第三級單獨使用偏置VBias1。

圖6 無源模塊與有源器件聯合后仿真Fig.6 Jointsimulation of passive module and active device

本功率放大器的S參數仿真結果如圖7所示。在1 650 MHz工作頻率，其小信號增益可達43.5 dB，其輸入輸出回波為-13 dB。穩定因子K在全頻帶內遠大于1，具有良好的穩定性。

對功率放大器的飽和輸出功率進行掃描，如圖8和圖9所示。本功率放大器在1 650 MHz工作頻率，功率附加效率(PAE)大于53.8%；實現了高效率。飽和輸出功率(Psat)大于36 dBm，實現了高輸出功率。

圖7 S參數仿真結果Fig.7 S-parameter simulation results

圖8 飽和輸出功率、功率增益以及效率仿真結果Fig.8 Saturated output power,power gain and efficiency simulation results

圖9 輸入功率vs輸出功率仿真結果Fig.9 Input power vs output power simulation results

圖10為本功率放大器設計的諧波抑制性能。本功率放大器設計的二次諧波抑制比小于-40 dBc，3,4,5次諧波抑制比均大于-65 dBc，具有相對良好的諧波抑制特性。同工藝下與本設計頻率接近的功放性能對比，本功率放大器芯片具有相對良好的性能，具有廣闊的應用空間，如表2所示。

圖10 諧波抑制特性仿真結果Fig.10 Harmonic suppression characteristics simulation results

表2 本文與其他InGaP/GaAs HBT功率放大器對比Tab.2 Amplifier in this paper is compared with other InGaP/GaAs HBT power amplifiers

3 結論

本文設計實現了一款基于InGaP/GaAs HBT工藝的L波段高功率高效率功率放大器芯片。該功率放大器利用預匹配電容與基極穩流電阻對功率放大器的基本功率單元進行設計，并對晶體管功率合成器電路進行了改進。設計實現的功率放大器具有高穩定性、高輸出功率和高效率的特點。根據仿真結果，在工作頻率1 650 MHz處，本設計可實現53.8%的高效率以及36 dBm高輸出功率。本功率放大器可獲得高達43.5 dB的增益且保持全頻帶穩定。芯片設計緊湊，面積僅為0.9 mm×0.7 mm。