基于國產FPGA的DSB調制解調系統

沈志昕 潘欣裕 湯豪杰 潘威 陳昊 郁凱

摘 要：文中主要介紹了基于國產FPGA的軟件無線電發射和接收系統，通過A/D采集音頻信號將數據傳至FPGA進行DSB調制，接收部分將DSB信號采集傳至FPGA進行DSB解調。除硬件A/D，D/A模塊外，其余模塊均由FPGA通過算法完成，實現了以軟件為主體的無線電通信系統。

關鍵詞：軟件無線電;FPGA;DSB;通信;A/D;D/A

中圖分類號：TP393;TN941.4文獻標識碼：A文章編號：2095-1302（2020）11-00-04

0 引 言

如今，各種新標準和協議都在不斷發布，如果以硬件設備來進行改造，改造成本將大幅上升，并降低系統靈活性，導致系統在未來升級時遇到更大的障礙[1]，因此迫切需要一種可支持和更新不同標準和協議的無線電系統，軟件無線電的概念由此誕生。

軟件無線電目前的正式稱謂為軟件定義的無線電（Software Definition Radio，SDR），顧名思義，是用現代化軟件來操縱、控制傳統的“純硬件電路的無線通信”[2]。其基本思想是以一個通用、標準、模塊化的硬件平臺為依托，通過軟件編程來實現無線電臺的各種功能，將設計者從基于硬件、面向用途的電臺設計方法中解放出來[3]。軟件無線電硬件設備具有拓展性強、開放性好以及兼容性佳等優勢，能夠完全滿足當今社會中的各項軟件無線電指標，延長無線電廣播的使用壽命[4]。

從簡單的層面而言，軟件定義的無線電是一種設備，其中天線分別連接模數轉換器或數模轉換器，用于接收、發送信息。系統的其余部分為數字模式，基于FPGA、DSP和ASIC等器件，具有較好的靈活性，重新配置也更方便[5]。

本文設計的基于國產FPGA的軟件無線電調制和解調系統基于FPGA的特性實現調制解調方式的可變性。

1 DSB調制與解調原理

1.1 DSB調制原理

DSB（Double Side Band，DSB）信號是抑制載波的雙邊帶調制信號。由于不發送載波信號，故對于DSB信號而言其包絡的變化就反映了調制信號絕對值的變化情況，當調制信號過零點時，相位突變。由普通調幅波（AM）的功率關系可知，2/3的載波信號中不含任何有效的通信信息，導致發射功率被浪費。為了克服此缺點，提高設備的功率利用率，因此選擇不發送載波只發送邊帶信號，以抑制載波雙邊帶調幅波[6]，其數學表達式為：

式中：V0為載波振幅;Ω為調制信號的頻率;ω0為載波頻率。

DSB調制原理如圖1所示。

1.2 DSB解調原理

抑制載波的雙邊帶信號和單邊帶信號因其波形包絡不直接反映調制信號的變化規律，因此不能用包絡檢波器解調。又因其頻譜中無載波分量，因此在解調時必須在檢波器輸入另一個與發射載波同頻同相并保持同步變化的參考信號。此參考信號與調幅信號共同作用于非線性器件電路，經過頻率變換和低通濾波后輸出調制信號。

將DSB信號與本地同步信號相乘，結果為：

低通濾波后，濾除高頻分量后得到低頻信號：

式中：V1為載波振幅;V0為DSB信號的振幅;Ω為調制信號的頻率;ψ為同步信號與載波的相位差。

DSB解調的原理如圖2所示。

2 系統整體設計

本系統由發送和接收兩部分組成，其中發送部分由國產FPGA EG4S20核心板，高速A/D、D/A模塊，麥克風模塊以及天線發送裝置組成;接收部分由EG4S20核心板，高速A/D、

D/A模塊，音箱以及天線接收模塊組成。麥克風接收外來聲源產生電平信號，通過A/D模塊量化后傳入EG4S20核心板進行DSB調制，然后將調制后的數據傳至D/A模塊發送，將天線與D/A輸出相連，通過天線發送調制信號。接收部分通過天線接收裝置接收外來信息，由A/D模塊采集傳送至EG4S20核心板解調，再經D/A模塊通過音箱播放。

除A/D，D/A外，系統其余功能都用軟件實現，以ALOGIC科技的TD作為開發環境，由FPGA實現數據格式轉換、低通濾波等功能。DSB發射和接收系統框圖如圖3所示。

2.1 A/D模塊與D/A模塊

AD9280是一款單通道8位32 MS/s模數轉換器。本項目通過FPGA與其I/O相連，可達到24 MS/s的采樣率，對于音頻信號而言，完全滿足奈奎斯特采樣定律。FPGA將信號調制后，再通過I/O傳至D/A模塊發送。當AD9280模擬輸入端接-5 ～5 V變化的正弦波電壓信號時，其轉換后的數據也成正弦波波形變化，轉換波形如圖4所示。

由此可得模擬信號與數字信號的表達式：

式中：Vanalog為輸入信號的振幅;Vdigital為A/D量化的數字量。

AD9708是一款數字信號轉模擬信號器件，內部未集成DDS，但可以通過控制AD9708的輸入數據使其模擬DDS的功能。圖5所示為AD9708的輸入數據和輸出電壓值按照正弦波變化的波形圖。

由此可得數字信號與模擬信號的表達式：

式中：Vdigital為D/A輸入的數字量;Vanalog為輸出模擬電壓振幅。

FPGA可通過A/D模塊、D/A模塊與外界通信，其余工作都由FPGA完成。A/D模塊與D/A模塊原理如圖6、圖7所示。

2.2 載波產生方式

在進行DSB調制時，除了采集的音頻信號外還需要正弦波作為載波，高頻載波通過FPGA產生。在工程應用中，采用數模轉換器DAC主控制芯片FPGA產生的數字波形信號通過數模轉換芯片以及信號調理電路輸出高精度的方波、正弦波及幅值較高的模擬信號[7]。

本工程中正弦波的頻率為：

式中：fs為載波頻率;CLK為ROM的輸入時鐘;n為時鐘的分頻系數。

2.3 低通濾波模塊

數字濾波器主要由數字乘法器、加法器、延時電路等構成，其為一個數字信號處理器。數字濾波通過將數字信號采取一定的運算邏輯對其進行轉變，同時對某些頻率進行消除或提升分頻率的相對占有比，以此實現消除干擾頻率的目的[8]。若采用通用的計算機，編寫程序即可完成對信號的處理，但速度較慢;若采用專用的計算機，其芯片是根據固定計算方法制成的一種集成電路，連接信號后即可完成對信號的處理，速度較快，但處理方式無法更改;若采用可編程的計算機芯片，則既可以編寫不同程序以達到處理方式的多樣化，又具有較快的處理速度，因此是目前市場中應用最為廣泛的方式[9]。本工程采用MATLAB的FDATOOL工具設計了FIR低通濾波器。FIR數字濾波器無反饋回路，所以是一個穩定的系統，且具有較精準的線性相位[10]。利用MATLAB設計的FIR濾波器參數設置界面如圖8所示。

FIR濾波器具有較好的線性相位，在使用窗函數設計時選用漢明窗。漢明窗的幅頻特性是旁瓣衰減較大，主瓣峰值與第一個旁瓣峰值衰減可達43 dB，符合項目需求。Fs為采樣頻率，本項目中頻率為24 MHz，Fc為截止頻率，考慮到本項目的載波頻率高于500 kHz，所以截止頻率設定為100 kHz。

2.4 FPGA系統簡述

FPGA是在PAL，GAL等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

SparkRoad‐V開發板以上海安路科技的EG4S20BG256為核心，板載外設豐富，集成 JTAG 仿真器，只需一根USB電纜即可開發。FPGA開發板如圖9所示。

3 系統測試

系統采用5 V/1 A單電源供電，以保證射頻信號的功率處于安全范圍內。將系統配置完成后采用信號發生器產生頻率為20 kHz的正弦信號模擬語音信號，再經過A/D采集后傳至FPGA進行DSB調制，載波頻率為984 kHz，之后將調制好的信號通過D/A傳至天線。DSB調制波形如圖10所示。

將接收的DSB信號經A/D采集后傳至FPGA進行相干解調，經過FIR低通濾波器后實現調制信號還原，由D/A輸出至喇叭播放。DSB解調波形如圖11所示，雖然有傳輸噪聲的影響，但仍然能夠較為理想地還原調制信號。

將麥克風接入調制系統，用收音機接收信號。經過多次試驗，發現在500 kHz～10 MHz頻率范圍內，可從收音機接收到清晰的語音信號。將已調信號接入解調系統，將D/A模塊與喇叭相連，同樣能夠播放出清晰的語音信號。

4 結 語

本項目利用轉換模塊與FPGA制作了DSB調制和解調系統，經過實驗能較好地將信號發送，并將信號從調制信號中解調。本系統可以在500 kHz～10 MHz頻率范圍內發射，效果良好。

參考文獻

[1]富婕.淺析軟件無線電的體系結構及應用[J].科技風，2019，32（22）：182.

[2]王珂.軟件無線電的關鍵技術及其應用[J].通信與信息技術，2011，41（1）：51-54.

[3]陶玉柱，胡建旺，崔佩璋.軟件無線電技術綜述[J].通信技術，2011，44（1）：37-39.

[4]張煒.無線電廣播中軟件無線電技術的應用[J].科技資訊，2018，16（25）：20-21.

[5] Dan Clement.軟件定義的無線電提供IoT遠程聯接[J].傳感器世界，2019，25（9）：33-35.

[6]嚴國萍.通信電子線路[M].北京：科學出版社，2015：142-155.

[7]賈興中，張凱華，任勇峰.基于FPGA的多通道模擬信號源設計[J].電子器件，2015，38（3）：576-581.

[8]郝娟，徐沛文.MATLAB在FIR數字帶通濾波器設計中的應用[J].電腦與電信，2011，17（3）：49-51.

[9]張倩倩，韓佳瑋.基于FPGA的FIR數字濾波系統設計與實現[J].信息通信，2019，33（9）：37-39.

[10]胡凱翔，李長星，楊飛.基于FPGA的改進式FIR數字濾波器設計[J].工業控制計算機，2019，32（12）：28-29.