迎戰未來 英特爾架構日和HotChip技術信息解讀（上）

張平

雖然英特爾近年來在工藝更新上進展緩慢，并因此給競爭對手帶來了喘息和應變的時機，但英特爾也在想辦法解決問題。在2020年8月的架構日和9月的HotChip會議上，英特爾帶來了大量關于全新架構和全新工藝的消息，似乎預示著那個一直引領業界科技創新、永攀技術高峰的巨人正在逐漸回歸。

在2020年8月11日的架構日線上會議上，英特爾向觀眾展示了其在10nm工藝和全新架構產品上的努力。隨后在HotChips年會上，英特爾又針對之前發布的技術進行了一些新的講述和更新。那么，這兩次重要發布會的內容都有哪些看點呢？

由于架構日和HotChips上展示的技術細節和產品信息內容過多，因此本文對其進行了整理，將分為上、下兩篇向讀者介紹。其中上篇的內容主要包含英特爾在10nmSuperFin工藝和封裝技術方面的內容，下篇則會詳細介紹英特爾在最新的Tiger Lake、XeGPU以及3DNAND和3DXPoint方面的最新內容，敬請期待。

六大技術環追趕摩爾定律

在2020年的架構日中，英特爾先是展示了企業發展的目標，那就是"通過創造改變世界的技術來豐富地球上每個人的生活”，發展愿景則是“成為可信賴的性能領導者并充分釋放數據的潛力”。這一個目標和一個愿景，貫穿了整個英特爾架構日會議的始終。

英特爾認為目前人類與數據的核心矛盾是人類生產數據的速度遠遠超過了處理數據的速度。數據顯示，到2025年人類將每年生產175ZB數據，但是處理速度是遠遠趕不上的，這就帶來了巨大的市場機會。另外，英特爾用一張2018年架構日的老幻燈片重新提及了摩爾定律和摩爾指數。整個摩爾定律被英特爾分解為三個指數，其中人們最熟悉的部分是晶體管密度指數，1980年～2016年里晶體管密度指數的增長都維持在1.7～2的水平。另一個數值是每美元性能或者每瓦特性能，這個數據增長在1980年～1996年維持在1.7的指數值，但是在1996年～2016年下降到了1.3，顯然是增長放緩了。另一個放緩的指數是頻率，在1996年之前，頻率增長指數為1.2，1996年以后平均只有1.1了，并且在2012年后甚至接近水平，增長幅度變得更低。

在摩爾定律部分內容放緩的情況下，英特爾構建了一個擁有六大技術環的技術支柱來增強未來的數據計算性能。其中最核心的是處理器和封裝技術，從內到外排在第二環的是XPU的架構設計，包括CPU、GPU、FPGA、AI加速單元等各種類型的產品。第三環則是內存技術，第四環是互聯技術，第五環是安全技術，最后一環是軟件。這六環環環相扣，從內到外，構建了英特爾未來產業發展的基本格局。

在六大技術環的基礎上，英特爾細分到每個模塊來介紹自己在全新技術和研發上的成績和新品。本刊將重點集中在新的工藝、封裝技術、CPU和GPU架構以及路線圖等內容上。

SuperFin：史上最大的同代工藝內部性能提升

英特爾深知，晶體管、封裝和設計的協同發展對摩爾定律的未來至關重要。回顧歷史來看，英特爾在90nm時代發明了應變硅，在45nm時代推出了高介電常數K金屬門（High-KMetalGate）.又在22nm時代首次引入了FinFET，直引領著整個行業。

但是這樣革命性的創新步伐在14nm時代似乎不再明顯，從英特爾2014年末發布14nm制程產品到現在，都沒有一個明確的革命性新技術或者新材料提出。但是這并不意味著英特爾14nm工藝就沒有太大改進，從早期的Broadwell的14nm工藝開始一直到現在，每一代的改進疊加起來，大約為14nm工藝帶來了20%的性能提升。不過由于都屬于14nm工藝，因此英特爾也沒有特別為每一代工藝賦予正式名稱，而是直接不斷地在14nm后添加“+”，以至于到今天，英特爾使用的是已經是14nm+++工藝。

眾所周知的，出現這種情況的原因是英特爾10nm工藝嚴重延期，現在來看，英特爾的10nm工藝不但良率和性能都未達預期，甚至還不如現有的14nm工藝，因此持續保持著低產量。在這種情況下，英特爾繼續改進著10nm工藝，并且不斷帶來性能升級的版本。不過和14nm時代一樣，英特爾之前稱呼這些改進版本的工藝的方法依舊是在名稱后面加上“+”，這給消費者和英特爾內部員工帶來了許多困惑——甚至部分英特爾工程師都無法確定哪一代”+”對應了什么技術和產品。

在這種情況下，英特爾需要重新審視自己的產品命名或者技術路線。現在，英特爾就“重新定義"10nm時代的FinFET技術，英特爾宣稱新的FinFET設計的性能提升超越了過往所有同代次制程內部的性能變化幅度，在很大程度上重新定義了整個制程，因此英特爾將其稱為SuperFin。

在22nm工藝時代首次推出的FinFET，主要是為了解決傳統平面MOS在晶體管工藝制程縮小至22nm后出現的短溝道效應。在這種效應的影響下，MOSFET的源極和漏極之間會由于導電溝道過于窄小而產生的各種不利的變化，影響柵極對其的控制并帶來發熱增加、頻率難以提升等各種問題。在這種情況下，英特爾在業內率先轉向FinFET，通過將漏極和源極"站立"起來形成鰭片，并讓柵極通過“夾住”漏極和源極的方式來增大接觸面積，從而在很大程度上避免了短溝道效應的存在，并將半導體工藝制程繼續向前推進了一大步。在FinFET被成功應用后，從22nm開始，到后期的20nm、14nm乃至現在的10nm、7nm，FinFET都是個繞不開的話題。

為了進一步解釋何為“重新定義”、何為“SuperFin"，英特爾提出了三個技術特性。首先是SuperFin更寬的柵極鰭片距離帶來更高的驅動電流，這個變化對某些高性能處理器非常重要，雖然表面上看起來柵極鰭片距離變寬會減少晶體管密度，但實際上寬柵極鰭片距離帶來的高驅動電流反而會減少高性能單元庫中所需要的緩沖器數量，從而實現更高的晶體管密度。其次是源極和漏極晶體管結構的外延生長得到了增強，這最終增加了內部應變并同時降低了電阻，從而允許更多電流通過溝道，提高了晶體管性能。第三則是增強的源極/漏極架構和改進的柵極工藝，帶來更高的溝道遷移率，從而使電荷載流子能夠更快地移動，提高了晶體管的性能。

在發布會上英特爾還特別宣布了兩個重要的技術，其中一個被稱為SuperMIM電容器。所謂MIM是指電容器的基本構成形式，那就是"金屬一絕緣層一金屬”，英特爾采用了一種全新的設計，使得自家的SuperMIM相比傳統標準類型的電容器，在相同的占位面積內容值增加了5倍。容值增加的另一重含義是電壓值的降低，這會帶來最終產品晶體管性能的大幅度提升。英特爾特別指出，這種設計是一種全新的方案，其基本原理在于通過在厚度小于0.1nm的薄層中沉積全新的高介電質材料后，在兩種或者多種材料之間形成了超晶格，然后帶來了這一突破性的設計。另一個是材料學上的突破，被稱為“新型薄隔板”（NovelThinBarrier，簡稱為NTB），使用在較低的堆棧層中，NTB材料不但更薄，同時還能夠使得上下層之間的金屬過孔的面積增大，從而降低金屬過孔在電流通過時的電阻，增強了不同層的互聯性能。數據顯示NTB材料能夠減少30%電阻，從而降低了發熱、驅動電壓等。

在整個半導體工藝中，英特爾還帶來了三個重要的進步。第一個是SAQP，也就是自對齊四軸圖形技術，這個技術為M0和M1層提供了0.51倍的密度臨界層。第二個則是鈷互聯技術，主要目的是通過使用平均自由程只有11.8nm～7.7nm的鈷材料替代平均自由程高達40nm的銅材料，避免線路尺寸微縮至40nm以下后電流將金屬原子沖離原來的位置從而引發電阻加大甚至導線斷線等情況。當然由于鈷的電阻值更高，因此并未全面使用在所有的金屬層中，目前僅用于M0和M1兩個層，這兩個金屬層的局部互聯導線非常窄，僅為36nm。英特爾宣稱采用新材料后，通孔電阻降低了2倍、這些層的電子遷移率提高了5～10倍。第三個技術是COAG也就是有功柵極上觸點，這是一種柵極觸點堆疊在晶體管柵極上方而不是在其側面的一種工藝，COAG技術可以有效地提高晶體管密度。

這樣一來，包括SuperMIM、NTB、更寬的柵極鰭片距離、增強的源極和漏極晶體管結構的外延生長、增強的源極和漏極架構和改進的柵極工藝以及SAQP、鈷互聯和COAG，這八大技術的聯合使用，為10nmSuperFin帶來了基于之前10nm工藝大約17%～18%的性能提升，而之前14nm時每一次工藝內的迭代，往往只能實現大約6%左右的性能提升。

在10nmSuperFin之后，英特爾也沒有停止腳步。在技術日上，英特爾還介紹了新的增強版SuperFin技術，新的技術會帶來額外的性能提升、內部互聯的創新設計和為數據中心優化的方案，但是目前沒有提供更多的技術細節。不過一些消息稱，英特爾已經在規劃使用增強版SuperFin的產品了，目前確認的有三款，分別是Xe-HP、Xe-HPC以及SapphireRapids。

3D封裝：需要什么，就封裝什么

在芯片產品制造技術發展過程中，人們一直更為關心制程工藝而對封裝工藝關注不多。這可能是因為之前制程工藝能夠帶來更為顯著的性能提升和成本節約，從而成為業內追逐的焦點。但是在目前的市場情況下，選擇更好的封裝工藝、帶來更符合市場需求的產品，顯然成為一股新的潮流。在架構日的技術介紹中，英特爾也展示了其創新的封裝技術進展。

英特爾在之前的產品中曾多次嘗試過2.5D封裝，比如之前頗受市場關注的KabyLakeG，就是將CPU、AMDGPU和HBM顯存封裝在一起。在FPGA市場上，英特爾也已推出了AgilexFPGX，在一個基板上封裝了包括10nm工藝的FPGA芯片、HBM芯片和各種不同的I0控制芯片等。

隨著市場需求和技術發展，英特爾也加入了CHIPS聯盟，大力促進ADVANCEDINTERFACEBUS（高級互聯總線AIB）這樣的業界統一物理連接規范的應用，并且參與了AIB2.0的標準制定，具體的內容包括每連接線帶寬、觸電密度、電壓和能耗等，參數相比AIB1.0均有大幅度提升。

當然，英特爾如此努力推廣全新的封裝規范肯定是有的放矢，那就是3D封裝或者更先進封裝技術可能會隨著S0C市場的發展而逐漸開始成為主流封裝形式。

Foveros技術就是英特爾在3D封裝上的典型嘗試，其每平方毫米面積下有超過1000個I0觸點，當然這還只是個開始，比如英特爾已經展示過在Lakefield芯片上的3D封裝，其層數高達4層，從上到下分別是內存、10nm計算核心、22nm的I0或SoC芯片、基板，全部通過TSV或者面對面封裝技術完成。

面對未來封裝技術發展，英特爾提出了新的要求：典型的三個數據包括封裝點距由現在的50um縮小至10um，每平方毫米觸點數量由現在的400個提升至高達10000個，另外還加入了HybridBonding技術，根據情況使用TSV等技術連接觸點，減少芯片連接至封裝層的復雜程度同時降低厚度等。

新的技術會帶來更好的能源效率和連接密度，但是英特爾認為，在可伸縮性方面還可以使用新的封裝技術開拓出一個全新的維度——那就是Co-EMIB混合封裝。

這個技術將根據實際需要同時使用橫向的嵌入式橋連2D封裝和縱向的Foveros3D封裝技術，并在基板上形成多區塊、多區域的連接綜合體，這樣將允許不同類型和尺寸的芯片在基板上形成高密度的連接，甚至中間層的芯片在合適的條件下都可以形成縱向連接，這大大拓展了半導體芯片封裝的界限。

實現Co-EMIB封裝的關鍵

技術被稱為Omni-DirectionalInterconnect（全方位互聯，ODI），ODI可以使得芯片在沒有傳統基板支持的情況下，不但可以上下互聯，還能夠左右互聯，從而大幅度減少芯片厚度，但是又帶來了更小的TSV穿孔面積、更直接的電源連接以及更高帶寬的連接方案。借助這些技術，未來芯片將呈現怎樣的形態，令人充滿遐想。

好了，截至這里，本文上篇內容就暫時告一段落。下一期本刊還將繼續和大家一起了解英特爾全新的CPU和GPU架構以及在存儲設備、AI方面的新進展。