氣相沉積技術在原子制造領域的發展與應用*

郭秦敏 秦志輝

1) (武漢科技大學, 省部共建耐火材料與冶金國家重點實驗室, 武漢 430081)

2) (湖南大學物理與微電子科學學院, 微納光電器件及應用教育部重點實驗室, 長沙 410082)

1 引 言

中國正從一個制造大國邁向制造強國, 但是作為半導體工業核心的芯片技術, 尤其是高端芯片,即線寬為幾納米的芯片依然是我國制造業的短板[1].集成電路微納加工領域一直遵循著摩爾定律,基于激光的光刻技術已成為最成功、最成熟的技術[2?6].然而, 隨著未來信息器件朝著更小尺寸、更低功耗和更高性能方向的發展, 人們對材料在量子限域下物理性質認識不斷深化, 器件尺寸微縮化到納米量級, 而傳統的制造工藝受到激光波長限制遇到了瓶頸[3], 需要新的技術去實現繼續發展[7,8].氣相沉積(vapor deposition)技術[9]從微觀原子、分子入手, 在一定的條件下控制其聚集到基底表面,通過逐步可控的增加原子、分子數量形成具有各種光電磁功能的低維材料, 是“自下而上”(bottomup)的技術, 是未來原子制造領域突破尺寸瓶頸最有潛力的技術之一[10,11].

氣相沉積是指含有成膜元素的氣態物質經過物理或化學過程析出在固態襯底上, 從而成膜,相應地可以分為兩大類: 一類是物理氣相沉積(physical vapor deposition, PVD), 另一類是化學氣相沉積(chemical vapor deposition, CVD).二者的本質區別在于沉積的薄膜組成材料與所蒸發的材料是否一致.PVD 中蒸發和沉積只發生物理過程, 在沉積前后, 材料僅從蒸發源通過氣相轉移到基底上去, 并沒有發生化學性質的變化.而CVD則是把含有構成元素薄膜的氣態反應物質或者經過氣化的固體、液體物質引入反應室, 在氣相中或襯底表面發生化學反應形成薄膜的過程[12].

本文基于原子制造在當今微電子領域的重要性, 介紹幾種具有原子精度構筑低維材料的氣相沉積技術, 從原理上理解其原子制造能力, 結合具體實例探討其在納米器件制備與加工領域的應用與發展.

2 物理氣相沉積(PVD)

物理氣相沉積中氣化材料源的方式可以是直接通電流或用電子束轟擊加熱使其蒸發[13?15], 也可以是通過等離子體產生的高能離子束(如Ar+離子)進行轟擊實現[16,17], 還可以是通過激光輻照加熱[18,19]的方法使其局部蒸發到氣相中, 相應的代表技術為分子束外延(molecular beam epitaxy, MBE)[20?23]、磁控濺射(magnetron sputtering)[24?27]和脈沖激光沉積(pulsed laser deposition, PLD)[19,28,29].PLD 是在真空條件下, 將脈沖高能激光束聚焦后照射到源材料表面, 局部高溫使得表面原子或分子蒸發氣化, 而后沉積到基底表面上; 而磁控濺射是在反應腔中通入氬氣, 在合適氣壓情況下外加偏置電壓誘導氬氣輝光放電, 產生Ar+離子, 經過電場加速Ar+離子會高速轟擊源材料表面, 濺射出表面原子分子或者團簇, 施加磁場促使粒子進行螺旋運動, 增加轟擊源表面幾率, 從而大幅提高濺射效率.由于這兩種沉積方式沉積速率快, 更加適用于較厚的薄膜制備, 在原子尺度的低維材料制備方面則MBE 更具優勢.

MBE 技術是在20 世紀70 年代發展起來的一種高質量薄膜生長技術, 是利用真空中加熱蒸發材料, 在襯底沉積原子或分子, 該技術是由貝爾實驗室的Cho 和Arthur[20]發明.由于在高真空中氣壓很低(P ≤ 10–3Pa), 原子分子數目很少, 其平均自由程(mean free path)長達數米, 因此蒸發出來的原子或分子是徑直噴射到襯底表面, 經過在晶體表面上的吸附、擴散、成膜等過程實現外延生長.但在實際的MBE 生長系統中, 往往需要更高真空度的超高真空環境(P ≤ 10–7Pa)以保證材料生長過程中不受外來物質污染, 生長出純度極高的材料.

MBE 系統中通常的材料源為元素單質蒸發源, 而不是目標化合物材料直接蒸發.例如, 生長GaAs 薄膜, 通常需要獨立的單質Ga 源和As 源,而不是直接用GaAs 源, 因此MBE 方法被形象地稱為“原子噴涂技術” (atomic spray painting).因為大多數化合物在加熱蒸發的時候, 組成化合物的不同元素原子不會同時被蒸發出來, 這與通常所認識到的有機分子蒸發情況有所不同.對于直接蒸發GaAs 源制備GaAs 薄膜, As 原子會率先被蒸發出來, 即在剛開始基本上都是As 原子, 而到后來As 原子快消耗完時, Ga 原子才會大量的被蒸出, 這顯然不利于制備高質量的GaAs 薄膜.

在MBE 生長過程中, 襯底溫度也是決定薄膜質量的重要因素.低溫時, 襯底表面原子的動能不足以克服不同吸附位置間的擴散勢壘, 遂將隨機無序地穩定吸附在表面, 導致晶體薄膜質量下降; 而在較高溫度的襯底表面上, 原子吸附在表面后將會脫附或者解離, 從而導致生長速度變慢或者薄膜質量下降; 只有在襯底溫度處于適中范圍時, 原子將具有合適動能, 可以在表面進行擴散重新排列, 形成高質量有序結構.

MBE 系統的結構如圖1 所示.為了實時觀測MBE 的薄膜生長質量和厚度, 通常配備反射式高能電子衍射(reflection high energy electron diffraction, RHEED)[30,31], 其工作原理如圖2 所示, 一束10—30 keV 高能電子以1°—2°小角度掠入射到襯底表面, 經過表面晶格的衍射后, 在熒光屏上產生衍射條紋.MBE 的先驅者Wood[32]在MBE 生長過程中發現, 薄膜的RHEED 衍射圖樣的強度,尤其是鏡面反射點的強度隨著生長過程周期波動(oscillation), 每個亮暗周期對應著一個單原子層的生長.

圖1 MBE 系統結構示意圖Fig.1.Schematic diagram of MBE system.

單原子層從成核到長大過程中(如圖2 所示),由于表面粗糙度的變化, 使得表面漫反射增強, 而鏡面反射強度變小, 在單層膜長大到一半覆蓋度的時候, 粗糙度最大, 漫反射最大, 而隨后隨著原子層繼續長大鏡面反射逐漸增強, 從而形成周期波動的現象, 而波動周期對應著是單原子層沉積, 可用來實時監測MBE 生長過程, 實現單原子層的精確控制.

圖2 RHEED 系統示意圖和漫反射現象隨著薄膜生長的關系示意圖Fig.2.Schematic diagram of RHEED, and the relationship between diffuse reflection and film coverage during growth.

MBE 技術由于生長環境干凈, 可以制備出純度高、缺陷少、結晶度高、組分可控的薄膜, 而配合RHEED 又可以實現單原子層的生長和實時監控.正是利用MBE 這些優勢, 研究人員在SrTiO3(111)表面MBE 生長了Cr0.15(Bi0.1Sb0.9)1.85Te3薄膜, 該薄膜在極低溫下(30 mK)呈現出顯著的量子反常霍爾現象[33], 電荷輸運測量顯示出反常霍爾電阻為25800Ω, 與理論預測值h/e2一致(h 為普朗克常數, e 為電子電量).量子霍爾效應是利用電子結構的拓撲性質使其邊緣電子態可在宏觀尺度保持其量子力學特性, 尤其是無能耗的性質.而該工作中實現的量子反常霍爾效應巧妙利用材料自身磁場, 使其可以在不需要外加磁場的狀態下就可以實現量子霍爾效應, 為現代工業中微納器件的功耗問題提供了非常有前景的解決方案[33?35].

MBE 生長最關鍵的要素就是沉積速率很低,使得表面吸附原子后能夠充分擴散成核形成高質量外延薄膜, 因此MBE 還被廣泛應用于生長單層或少層超薄膜, 比如制備各種低維材料和超薄電荷屏蔽層等[36?41].

鍺烯是非常重要的類石墨烯材料, 理論預測鍺烯具有比石墨烯和硅烯更強的自旋軌道耦合能隙,理論研究表明鍺烯具有量子自旋霍爾效應[42]和高溫超導[43]等非常重要的電子學特性.研究人員首次成功利用MBE 方法在Pt(111)襯底上制備出高質量的二維原子晶體-鍺烯[37], 如圖3 所示.掃描隧道顯微鏡(STM)結合低能電子衍射(LEED)結果研究發現鍺原子在Pt(111)表面形成超結構鍺烯, 每個超結構單胞中有18 個Ge 原子,其中有3 個Ge 原子高于其他15 個, 形成翹曲(buckled)的鍺烯結構.

近期, 研究人員在Cu(111)表面用MBE 方法也成功可控制備出單層和雙層(Bernal-stacked)鍺烯[38], 如圖4 所示.相對于Pt(111)表面, Cu(111)的晶格常數與鍺烯晶格匹配度更好, 因此制備出的鍺烯更為規整, 單層鍺烯展現出蜂窩結構.密度泛函理論模擬計算證實, 雙層鍺烯的蜂窩結構由兩層鍺烯堆垛組成, 是一種翹曲結構, 這與Ag(111)表面的硅烯十分類似[44].理論和實驗結果都證實, 單層和雙層鍺烯在電子結構上具有很大區別, 單層鍺烯由于只有一層原子且直接與金屬基底相接觸, 因此它們之間具有較強相互作用, 而雙層鍺烯中的上層鍺烯則被下層鍺烯屏蔽了來自銅基底的電子散射作用, 展現出近自由鍺烯具備的狄拉克電子態,因此, 在掃描隧道顯微譜(STS)中呈現出費米能級附近的“V”形對稱電子結構, 而在實驗中鍺烯的單雙層數可以通過調節MBE 的生長條件即可實現精確控制.

鍺烯還在其他襯底表面成功實現MBE 生長制備, 包括Au(111)[45]和Al(111)[46]等.類石墨烯二維材料, 除鍺烯外, 硅烯[44,47]、硼烯[48?50]、鉿烯[51]、錫烯[39]等都被用MBE 方法成功制備.

與石墨烯類材料類似的, 同樣具有蜂窩狀原子結構的過渡金屬硫族化合物(transition metal dichalcogenide, TMD)是一類非常重要的二維材料.近期, 通過加熱蒸發硒原子, 研究人員在Cu(111)襯底上用MBE 方法沉積了高度有序的蜂窩狀結構(圖5)[52].在該結構中, 硒原子在表面形成相對于Cu(111)襯底的超結構, 它可以看作是在一個方向上有晶格壓縮形變的R 30°結構, 正是由于這晶格失配導致表面結構呈現條狀的Moiré結構.這種單層的銅硒薄膜展示出了150 meV 的能隙結構(見圖5 中的STS 結果).

圖3 (a) Pt(111)表面鍺烯的理論計算結構; (b)?(g) 不同位置的Ge 原子對以及Ge 單原子與最近鄰基底Pt 原子間電子局域函數的計算模擬; (h)?(j) 鍺烯的實驗結果(LEED, STM 圖像及表觀高度)[37]Fig.3.(a) Theoretical model of germanene on Pt (111) surface, and the electron localization functions of the cross-sections between the germanium pairs (b)?(f) and between one germanium atom and its nearest Pt neighbor (g).(h)?(j) The experimental results of LEED pattern, STM image and the apparent height along the indicated line in the STM image, respectively[37].

在眾多影響微納電子器件性能的因素當中, 溝道材料本征性質毫無疑問起著決定性作用, 因此添加電荷脫耦層來研究器件材料本征性質非常重要.氯化鈉作為一種絕緣離子型化合物, 帶寬可以達到6—8 eV, 且非常惰性, 其超薄薄膜可以用作屏蔽表面分子與基底相互作用的脫耦層.如圖6 所示, 研究人員利用MBE 方法在Cu(100)表面外延生長了2—3 個原子層厚度的氯化鈉超薄膜[36], 這種厚度的NaCl 層在掃描隧道顯微鏡下不會影響正常隧穿成像, 同時還可以有效屏蔽分子與金屬基底間的較強相互作用.通過對其上吸附的有機單分子CoPc 的電子性質研究表明, 分子顯現出近自由分子的狀態[53], 說明超薄NaCl 層已經足夠屏蔽來自襯底的電子散射作用, 可以用于研究微電子器件材料的本征性質.為了與傳統硅基半導體工業結合, 法國研究組[54]在Si(111)表面成功MBE 外延生長了超薄氯化鉀薄膜.這些工作將為發展二維材料器件、篩選材料性能提供重要的實驗基礎.

3 化學氣相沉積(CVD)

圖4 (a) Cu(111)表面制備的鍺烯; (b), (c) Cu(111)基底和鍺烯的原子分辨圖像; (d) 雙層鍺烯的吸附結構模型; (e) 相應的STM 圖像模擬, 與實驗結果(c)吻合; (f) 單層(紅色)和雙層(黑色)鍺烯的電子結構(STS 譜), 插圖為Cu(111)基底STS 譜用于標定針尖狀態[38]Fig.4.(a) STM image of germanene on Cu(111); (b), (c) the atomic-resolved STM images of Cu (111) substrate and germanene, respectively; (d) the adsorption model of bilayer germanene; (e) the simulated STM image with the features fitting very well with the experimental observations; (f) the STS of monolayer (red) and bilayer (black) germanene, and inset is STS taken on the bare Cu(111) to verify the condition of the tip[38].

圖5 (a)?(c) 在Cu(111)表面MBE 生長的不同取向的硒化銅蜂窩狀結構的STM 圖像; (d) 用于標定針尖狀態的Cu(111)表面標準STS 譜; (e) CuSe 結構的STS 譜[52]Fig.5.(a)?(c) The STM images of honeycomb structures with equivalent orientations on Cu(111) by means of MBE growth;(d) the standard STS of Cu(111) for checking tip status; (e) electronic structure (STS) of CuSe structures[52].

圖6 (a) 在Cu(100)上外延生長的NaCl 薄膜[36], 以及在其上的CoPc 分子軌道的實驗(b)和理論(c)圖像[53]Fig.6.(a) MBE growth of NaCl layers on Cu(100)[36], on top of which the quasi-free molecular orbital of adsorbed CoPc can be observed.(b) and (c) are the STM image and theoretical simulation of molecular orbital, respectively[53].

CVD 是利用氣態物質在氣相或者氣固界面上反應生成固態沉積物的技術.由于CVD 薄膜具有層內致密且均勻、與基底結合牢固、沉積速度快、薄膜質量穩定等優點, 而且有成熟的工藝可以制備高熔點的單晶、多晶或者無定形態的碳化物、氮化物、硅化物等特種陶瓷薄膜材料, 因此被廣泛應用于刀具材料、耐磨耐熱耐腐蝕材料、航天工業中特殊涂層材料[11,55?61].實際上, CVD 最早的應用是在微電子領域, 1955 年, 西門子公司成功開發了利用SiHCl3在還原爐內加熱硅棒上CVD 外延生長高純多晶硅的工藝.隨后, 各種納米材料尤其是碳納米管、氧化鋅納米結構等制備進一步推動了CVD 在微電子領域的發展[62?64].直到2004 年石墨烯被發現[65], CVD 就以其制備簡單、可實現大面積生長、容易轉移等突出優點逐漸發展成為高效制備石墨烯的主要方法[66?74].

CVD 法生長石墨烯的機理主要有兩種[75], 如圖7 所示, 一種是偏析機制, 以Ni 箔基底為代表,在生長過程中, 含碳有機化合物前驅體(如CH4等)會溶解到Ni 箔體相中去形成含碳固溶體, 然后該固溶體表面偏析出碳原子形成石墨烯; 另一種是表面反應機制, 以Cu 箔基底為代表, 前驅體分子在CVD 過程中首先吸附在表面, 然后發生表面化學反應分解前驅體, 使碳原子留在表面形成石墨烯.

3.1 原子層沉積

圖7 兩種主要的石墨烯的CVD 生長機制[75] (a) 偏析機制; (b) 表面化學反應機制Fig.7.Two main mechanisms of CVD growth of graphene[75] (a) Segregation mechanism; (b) surface reaction mechanism.

隨著化學氣相沉積技術的發展, 衍生出一種特殊的化學氣相沉積技術—原子層沉積(atomic layer deposition, ALD), 亦稱原子層外延(atomic layer epitaxy)技術.與傳統化學氣相沉積的連續過程不同, 它是利用不同氣相前驅體脈沖交替通入反應腔室, 周期性間歇式地在表面沉積材料的一種方法.它的主要機理是通過特殊的具有自限性(self-limiting)和自飽和性(saturated)的表面化學反應實現對生長過程的自動控制[76].ALD 最早是由蘇聯[77,78]和芬蘭[79]的科學家在六七十年代分別獨立提出的, 經過不斷的發展, 已成為一種強有力的薄膜制備手段[18,61,76,80?99].目前在微電子工業[82,87,100?102]、能源催化[86,103?105]、光學[106]、納米技術[107]和生物醫學[108,109]方面發揮著重要作用.例如, 在2007 年, Intel 公司率先將ALD 制備所得的超薄鉿基氧化物作為柵極介質層引入到45 nm節點的半導體工藝中, 獲得了功率更低, 速度更快的酷睿微處理器.

典型的原子層沉積系統如圖8 所示, 通常由前驅體源、氣路系統、電子控制系統和真空系統構成.隨著原子層沉積在實驗中的不斷優化, 逐步衍生出了各式各樣的原子層沉積系統, 包括等離子體增強原子層沉積(PEALD)[110,111]、分子層沉積(MLD)[81,112,113]、空間ALD[114?117]、電化學ALD[118,119]等.其中PEALD 屬于能量增強型ALD, 能夠生長傳統ALD 難以生長的一些材料, 如金屬、氮化物等; 空間ALD 則突破傳統ALD 技術的時間和空間限制, 可以實現薄膜的連續式快速增長進而大批量制造.這些方法的核心是利用表面自限制反應來達到逐個原子層生長的目的, 通過控制半反應過程次數可以很精確地在原子尺度控制原子層數.舉例說來, 晶體管器件中常用的Al2O3層是以有機金屬化合物三甲基鋁(TMA)作為金屬鋁源, 水蒸汽為氧源進行ALD 沉積, 總反應過程由以下反應式來表述: Al(CH3)3+ H2O→Al2O3+CH4.制備過程中,每個制備循環包含兩個半反應和兩次吹掃過程, 如圖9 所示.

圖8 原子層沉積系統示意圖Fig.8.Schematic diagram of atomic layer deposition system..

圖9 Al2O3 層的ALD 制備過程[76]Fig.9.The ALD process of Al2O3[76].

相比其他沉積方式(如圖10(a)所示), 例如傳統化學氣相沉積、物理氣相沉積、溶膠凝膠(solgel)等薄膜沉積技術, ALD 具有優異的三維貼合性(conformality)和大面積均勻性(uniformity),特別適合復雜表面形貌及高深寬(high aspect ratio)結構的填隙生長.在具有窄納米深槽的硅基底進行Cu2S 薄膜生長實驗[120], 結果表明薄膜具有近100%的覆蓋率和良好的貼合性(圖10(b)),保形性是ALD 最突出的優點, 可很好地解決目前功能器件中的缺陷和均勻性的問題.

在沉積過程中, 影響原子層沉積速率的因素包括氣體暴露量和沉積溫度.對大多數前驅體而言,ALD 過程中完全占據基底表面的過程大約會在2 s 內完成, 延長吸附時間只會造成前驅體浪費, 并不能提高吸附量; 而吹掃過程一般會在10 s 左右,否則會造成上一個前驅體殘留于下一個前驅體在到達表面前就發生反應, 影響表面共構型和均一性.

化學吸附是一個熱力學過程, 會受反應溫度的影響.如圖11 所示, 一般來說原子層沉積速率有一個溫度窗口, 若低于窗口溫度, 前驅體會產生物理冷凝吸附; 而溫度過高的話, 前驅體會受熱分解,甚至已經沉積好的原子層會解吸附.ALD 過程中需要通過控制使整個基板不同區域的溫度處于原子層沉積溫度窗口, 沉積速率接近恒定值.

圖10 (a) ALD 與其他方式鍍膜效果比較; (b) 在深高寬比Si 結構上原子沉積Cu2S 薄膜的SEM 照片[120]Fig.10.(a) The coating effects of ALD and other methods;(b) cross-sectional SEM images of ALD Cu2S film on silicon trench structure[120].

圖11 氣體前驅體暴露量和沉積溫度對原子層沉積鍍膜速率的影響Fig.11.Effects of gaseous precursor exposure and deposition temperature on deposition rate of atomic layers.

除此之外, ALD 生長過程中對沉積的表面也非常敏感.例如, 生長SiO2時, 表面具有親水性的—OH 基團的區域就容易成核, 而在具有疏水性—H 的表面則幾乎不成核[100,121].目前精密微納加工中迫切需要實現薄膜自對準生長, 基于原子層沉積的方法, 發展了選區原子層沉積(area-selective ALD, AS-ALD)即特定區域選擇性沉積.目前在已經實現的AS-ALD 主要有兩種方式: 自組裝單層膜法(SAMs)和聚合物法[122].這兩種方法的原理都是利用有機分子SAMs 或者聚合物去鈍化或者活化特定區域, 然后使得前驅體與這些區域有不同于原表面的反應活性.一般來說, 鈍化的情況更為常見, 即SAMs 層或聚合物層阻礙反應進行, 使得薄膜不能在該區域生長[101,121,123?125].

圖12 在SiO2/H-Si 表面選區ALD 沉積High-k 氧化鉿制作MOSFET 原型[121]Fig.12.The area-selective ALD of high-k hafnium oxide on SiO2/H-Si surface to fabricate MOSFET prototype.[121].

選區ALD 中常用的SAMs 薄膜通常是由長鏈型分子通過自組裝形成, 兩端的功能基團一方面可以選擇性吸附在親/疏水區域, 另一方面可以根據實際需求阻止或者允許后續的ALD 過程的進行.斯坦福大學Chen 等[121]利用AS-ALD 方法,精確將高介電常數(high-k)氧化鉿薄膜沉積到用SiO2/H-Si 模板襯底上, 如圖12 所示, 制備出芯片的基本單元—金屬氧化物半導體場效應管(MOSFETs)的結構模型.他們首先將十八烷基三氯硅烷(ODTS)通過自組裝的方式選擇性沉積到表面有親水的-OH 基團的SiO2薄膜上, 然后用Hf[N(CH3)2]4和去離子水作ALD 反應前驅體制備HfO2薄膜.由于ODTS 分子的SAMs 層鈍化作用[100,121], 該薄膜會選擇性的沉積到Si-H 區域,最后再用溶劑清洗去除物理吸附的SAMs 鈍化層,就形成了MOSFETs 的結構模型.ZnO, Al2O3,ZrO2甚至金屬Pt 薄膜都可用SAMs 方式的ASALD 制備出來[101,126?128].

在AS-ALD 過程中, SAMs 薄膜靠長鏈分子間的范德瓦耳斯力自組裝成單層膜, 這種物理吸附作用力較弱, 聚集過程中容易出現分子卷曲導致SAMs 膜出現針眼(pinhole)等缺陷, 而這些缺陷位置又在ALD 過程中具有一定活性, 會導致在本該是阻擋層的材料表面出現ALD 沉積材料, 并出現如圖13(a)所示的沉積材料向阻擋層方向溢出的情況, 嚴重影響納米器件性能.為了解決該問題,Wojtecki 等[101]通過對組成SAMs 薄膜的分子進行官能團修飾, 例如, 引入增強分子氫鍵和π-π 相互作用的基團(如圖13(a)右圖所示), 通過自組裝形成SMAs 膜(圖13(b)), 而實驗證實最有效的手段是在長鏈分子中引入可以發生光聚合反應的二炔基基團.在光照條件下, SAMs 膜中分子進一步交聯聚合(圖13(c)), 有效地抑制缺陷的形成, 保證對后續ALD 反應的惰性.用這種方法獲得的結構最窄寬度約為15 nm(圖13(d)), 理論上AS-ALD制備微納結構的精度可以達到原子尺度.

圖13 (a) 左邊選區ALD 的原理示意圖, 右邊為自組裝鈍化層的單體分子結構; (b) 自組裝薄膜的缺陷(pinhole)影響ALD 沉積過程的選擇性; (c) 自組裝分子的光聚合官能團(二炔基)在光誘導下聚合有效抑制缺陷產生; (d) 通過選區ALD 沉積ZnO 掩膜刻蝕后的微結構, 結構最窄寬度約為15 nm[101]Fig.13.(a) Schematic diagram of area-selective ALD growth (left), and the monomer molecular structures forming inactive SAMs(right); (b) the pinhole defect affects the selectivity of ALD deposition; (c) photopolymeric functional groups (diacetylenyl) of SAMs can effectively inhibit defect formation in terms of photo-induced polymerization; (d) SEM micrograph of the microstructure obtained by etching with ZnO mask of area-selective ALD, and the width of narrowest structure reaches 15 nm[101].

3.2 原子層刻蝕

上面所介紹的技術都是在基底上沉積材料, 但是在復雜的微納電子器件制造過程中, 去除特定材料和厚度的薄膜, 即刻蝕過程, 同樣非常重要.成熟的芯片刻蝕工藝包括干法刻蝕和濕法刻蝕.干法刻蝕利用氣體等離子體在真空腔中去除表面層材料, 是一種物理方法; 而濕法刻蝕就是利用化學腐蝕溶液的方法去除表面層的原子.相對于干法腐蝕, 濕法腐蝕精度低, 通常用于中低端芯片的生產,而最先進的芯片制造都使用干法腐蝕技術.值得一提的是, 我國中微半導體設備(上海)有限公司自主研發的5 nm 等離子體刻蝕機已經經過權威芯片公司臺積電的生產驗證, 性能優良, 但是這么高精度的芯片中晶體管的幾何尺寸已經非常接近物理極限, 因此需要發展新型的原子精度的刻蝕技術— 原 子 層 刻 蝕 技 術(atomic layer etching,ALE)[129?141].

由于是以原子精度去除材料, 早期ALE 技術被認為效率過低不能應用于實際生產[129,130].目前,器件尺寸已經發展到納米量級, 這種劣勢已經逆轉成為獨特的優勢; 而且ALE 可以看作ALD 的逆過程[131,132], 同樣具有自限性和自飽和性的特點,因此無論結構的深寬比如何, 每個循環都只去除一層材料的原子, 相比傳統的等離子刻蝕工藝,ALE 具有更為精密的原子級精度控制, 極有可能成為下一代芯片制造的主打工藝.

ALE 過程可分為兩個半反應, 如圖14 所示,第一個反應主要是自限性吸附前驅反應物, 使其與表面形成覆蓋全表面的單層改性薄膜, 這層薄膜的形成導致原先第一層原子與內層體相原子結合能減弱, 然后第二步通入等離子體使得表面改性的分子脫附, 露出新的一層材料原子, 完成單層原子刻蝕, 這樣周而復始, 以原子精度刻蝕材料.從整個過程可以看出, 要完成完美的單層刻蝕, 第二步的等離子體能量至關重要, 能量太弱不足以完全去除改性層分子, 能量太強則會把底層原子一同去除,但只要離子能量位于改性分子脫附能與第二層原子脫附能之間的能量窗口, 就可以實現可靠的ALE 刻蝕過程.

圖14 ALE 和ALD 過程對比示意圖[132]Fig.14.Schematic diagram of ALE process compared with ALD[132].

石墨烯等二維材料由于具有高載流子遷移率且有大開關比等優異的電子特性, 理論上非常適用于制造更快更節能的納米電子器件, 因此, 對于它的原子精度加工尤為重要.近年來, 很多研究人員致力于石墨烯材料的納米形貌和電子性質調控[66?74,131],而ALE 技術則是非常有效的原子級精度加工手段.2017 年, 韓國Kim 等[136]將銅箔襯底上CVD生長的單層和雙層石墨烯, 經PMMA 轉移到SiO2/Si 基底上, 然后通過ALE 技術對該石墨烯實現了可控的原子級刻蝕.

圖15(a)和圖15(b)為雙層石墨烯刻蝕前后的光學顯微圖像, 僅通過一個循環的ALE 過程, 就實現了單層石墨烯的均勻刻蝕.為了確認刻蝕效果, 對該樣品進行了原子力顯微鏡(AFM)成像,如圖15(c)和圖15(d)所示, 圖中黑色線是石墨烯層厚的高度輪廓線, 刻蝕后石墨烯厚度由1.45 nm變為0.72 nm, 而在石墨烯薄膜的不同區域(見圖15(a)和圖15(b)中點1—12)測得的拉曼光譜(圖15(e))可以看出, 石墨烯在這些位置已經由雙層變為單層, 說明已經被均勻的刻蝕掉一個單原子層.而對于單層石墨烯, 拉曼光譜數據表明一個ALE 刻蝕循環就可以實現石墨烯的完全去除, 如圖16 所示, 所有單層石墨烯的特征峰都在一個ALE 循環后消失.

圖15 雙層石墨烯ALE 刻蝕前后的光學顯微圖像(a), (b)以及相應的AFM 圖像(c), (d)和在各位點的拉曼譜(e)[136]Fig.15.Optical microscopic images (a), (b) and AFM images (c), (d) of bilayer graphene before and after one cycle of ALE etching.(e) Raman spectrum of graphene taken at twelve points indicated in (a), (b) before and after etching[136].

圖16 單層石墨烯經過一個循環的ALE 刻蝕前后的拉曼光譜[136]Fig.16.Raman spectrum of monolayer graphene before and after one cycle of ALE[136].

當然, 只是無差別的去除整層石墨烯是無法實現對納米器件制備的, 需要結合納米掩膜技術.研究人員利用聚苯乙烯(PS)納米球自組裝密排列結構作為掩膜, 通過CF4和O2的等離子體進行ALE,成功在SiO2表面制備了石墨烯納米掩膜[142], 如圖17 所示.研究人員先在SiO2/Cu 箔表面自組裝PS 納米球, 它們會自發排列成六角密堆結構, 然后通過CF4等離子體刻蝕掉沒有覆蓋PS 納米球的區域, 然后溶劑清洗去除PS 納米球, 露出圖形化的SiO2區域, 再通過CVD 沉積石墨烯, 因為CVD過程中銅箔具有催化作用, 而SiO2沒有催化性, 所以成型的石墨烯具有孔洞形狀, 最后用具有選擇性的ALE 對表面SiO2區域進行刻蝕, 最后得到在銅箔表面的具有納米模板的石墨烯(圖17(g)).

4 結 論

圖17 (a)?(f) 經過PS 納米球掩膜的石墨烯加工過程; (g) 銅箔表面具有納米模板的石墨烯[142]Fig.17.(a)?(f) The growth and etching processes of graphene via PS nanoparticle mask; (g) the nano-patterned template graphene on Cu foil[142].

原子尺度構造功能器件有望突破現有器件加工技術, 為未來信息器件實現尺寸更小、速度更快、功耗更低奠定科學基礎.本文介紹了氣相沉積技術在原子尺度精準可控制備低維材料方面的原理和進展.物理沉積中的分子束外延技術可以看作是將元素原子噴涂到材料表面, 利用反射式高能電子衍射在原子精度監控材料的生長, 該技術在制備量子霍爾器件以及類石墨烯合成方面具有非常重要的應用; 在化學氣相沉積基礎上, 引入表面自限制反應的原子層沉積技術, 就可以通過循環生長的方式逐層生長材料, 結合自組裝單層膜進行表面區域活化或者鈍化, 可進一步實現區域選擇的原子層沉積過程, 用于納米圖案的制備; 而作為原子層沉積逆過程的原子層刻蝕技術則可以進行類石墨烯新興電子器件材料的原子級可控刻蝕.氣相沉積技術, 因其獨特的生長方式和沉積特點, 目前已被廣泛地應用到日益復雜化、集成化的微電子器件領域, 在原子尺度制造領域展現出廣闊的應用前景.