晶振引發的EMC輻射發射超標分析及整改方案設計概述

大連云動力科技有限公司 遼寧 大連 116023

1 EMC輻射實驗現象描述

某產品進行EMC輻射發射測試，產品采用DC5V供電，該產品的輻射發射水平和垂直兩種測試的頻譜如下圖所示，在150M、175M、199M處嚴重超標，不符合認證要求。

圖1 發射水平和垂直兩種測試的頻譜

2 輻射發射超標原因分析

根據實驗報告可知，測試超標的頻點大致為25的倍數，有很強的規律性，為尋找發射源提供了很好的線索。進一步分析可知，PCB上剛好有25M無源晶振作為W5500的外置晶振，所以極有可能是此處引起的超標。EMC三要素是干擾源，被干擾對象和干擾路徑。結合本次實驗報告顯示出的頻點的周期性，本次整改可以從源頭修正，即優化晶振的布局和走線[1]。

圖2 PCB雙面板

圖2這一版本PCB是雙面板，晶振與其對應的芯片W5500不在一個層面，XIN和XOUT兩個引腳引出后打了過孔，晶振時鐘走線過于曲折，與芯片距離比較遠，可能會產生很多不必要的高次諧波，甚至形成發射天線。盡管PCB形狀和大小都有限制，但是晶振作為時鐘，屬于關鍵信號線，在布局上一定要從優安排。

另外此版本晶振的位置離PCB板邊緣很近，晶振放在電路板邊緣，則會造成晶振的回流地面積不夠充裕，從而引發EMC問題。

3 EMC整改措施

優化晶振的走線，降低干擾，通常有如下做法：

（1）晶振自身的屏蔽性能要好，晶振接地。

（2）晶振XIN和XOUT盡可能靠近IC引腳，走線盡可能短，與其他信號線保持一定距離，最好進行包地。

（3）晶振底下最好不要走線，尤其需要避免高速信號線。

本次整改首先從雙面板改為四層板，四層板中的電源和地各自獨立一層，完整的地平面作為參考平面，這樣做有一定的屏蔽作用。對于高頻、高速、時鐘這類較為關鍵的信號線，它們與地線之間的距離僅為PCB板的層間距離，電流也會在信號線正下方的地線上流動，信號環路面積達到最小，從而減小輻射。

晶振和芯片放在同一層面，盡可能靠近芯片引腳，減小芯片XIN和XOUT引腳到晶振兩個對應引腳的走線長度，并進行包地處理，以免將干擾耦合到其他信號線，晶振的地包圍單點接到地層，詳見圖3。

5V進電端和5V轉3.3V后的輸出端加去耦電容和磁珠，使電源紋波控制在5%以內，增強電源的穩定性和抗干擾性，減少雜波。W5500芯片的VDD和AVDD與3.3V之間用120R的磁珠隔開，減小電源雜波對芯片的干擾。元器件更換為同參數的屏蔽性能更好的晶振。

圖3 晶振走線示意圖

4 整改后測試結果

整改后產品測試結果如圖4所示，最小余量為0.65，測試通過。

圖4 整改后發射水平和垂直兩種測試的頻譜

5 加深研究與分析

PCB是元器件和電子電路的連接橋梁，PCB設計的好壞會直接影響產品的抗干擾能力。PCB尺寸確定后，特殊元器件應該優先排布，并進行合理的設計，避免產生諸多噪聲進而引起EMC問題。

其次是地面完整性問題。輻射發射超標的雙面板版本中，晶振并沒有進行包地處理，PCB板元器件較多，元器件排布比較緊密，所以也沒有條件形成完整的地平面，晶振的走線也沒有達到最短，形成的噪聲耦合到旁邊的信號線也會通過連接器帶出PCB，導致輻射超標。

最后就是晶振自身，在成本和電參數滿足的前提下，盡可能使用上升時間長的時鐘，因為上升時間短的時鐘諧波能量高于上升時間長的時鐘，上升時間長的時鐘可以減少一些諧波的干擾。另外，頻率低的時鐘諧波成分低于頻率高的時鐘，在系統可以正常工作的前提下，盡可能選擇頻率低的時鐘。

6 結束語

EMC輻射發射晶振倍頻超標很難一次性處理好，所以項目前期需要格外重視晶振的布局、走線，并且盡可能的預留可以降干擾的元器件，以免出現問題后改板打樣，浪費時間。其次選擇合適的可靠的晶振也尤為重要，如果EMC要求很嚴格，在成本允許的前提下，盡可能選擇大廠生產的晶振，并且了解晶振自身的檢測報告。在條件允許的情況下，項目前期最好進行相關測試。

以上為本次晶振引發EMC輻射發射問題的分析與整改，通過更改PCB走線和布局，通過了產品的相關認證。