數字收發SIP的研究與設計

艾雷 彭霞

（中國電子科技集團公司第十四研究所 江蘇省南京市 210039）

1 引言

隨著微電子技術、微波技術、數字信號處理技術的發展，小型化成為雷達發展的一個熱點方向。接收機是雷達系統的重要組成部分，也是雷達小型化的重點發展方向。目前雷達系統中廣泛使用的是超外差接收機。超外差接收機的下行鏈路是將高頻的射頻信號與本振混頻后變為低頻的中頻信號，然后通過AD 轉換器件將中頻信號轉換為數字信號，由FPGA 等數字邏輯電路進行后續的數字信號處理。其上行鏈路是通過信號產生器件（DDS 或DA）產生中頻信號，經混頻、放大、濾波后將中頻信號搬移到高頻。[1-2]當前，混頻模塊的小型化已有較多的研究[3-6]，而數模混合器件及FPGA 等數模混合電路小型化的需求變得越來越迫切。

自集成電路問世以來，摩爾定律一直支配著半導體行業的發展。但是從目前的趨勢看，摩爾定律已經走到了盡頭。延續摩爾定律的兩個方向是SOC（System-on-chip）和SIP（System-in-Package）。SOC 是把不同的電路集成到一個芯片中去，所有電路均須使用同一工藝。然而可編程邏輯器件FPGA 需要高端制程工藝，而AD/DA等數模混合器件并不需要高端制程工藝。開發SOC 的結果是導致研發成本和流片成本的提升，使得技術難以成熟。SIP 可將不同工藝制程的芯片、被動元器件等采用不同的技術（Flip-chip 或Wire-Bonding）裝配到同一塊基板上，形成一個模組，具有尺寸小、周期短、成本低等優點。因而，SIP（系統級封裝）成為能延續摩爾定律的熱門方向。

本文介紹了一種數字收發SIP，將多種不同功能的芯片和無源器件在三維空間內組裝到一個基板上，并封裝到同一個封裝體內，形成具有多功能的單個標準封裝件的電子系統。SIP 基板作為芯片的母板，實現電氣連接、屏蔽、保護、支撐、散熱等功能，與外殼一起構成封裝結構。SIP 內有一片FPGA 用于數字信號處理，含有1 路DDS 器件和1 路AD 器件，并含有FLASH 器件可以用來固化FPGA 程序及存儲數據，含有若干路電平轉換器件用來對外部電路進行控制等功能。通過合理的方案設計，并利用微組裝工藝技術實現了高集成度、高性能的數字收發SIP。

2 原理設計

SIP 的原理與常規數字收發電路板原理基本相同，包含一片FPGA、1 片ADC、1 片DDS、1 片PROM（NOR FLASH，用于固化FPGA 程序）、1 片FLASH、若干電平轉換芯片。為了提高集成度，SIP 內部器件均采用裸芯片，裸芯片的使用極大的減少了SIP 基板的面積。對外則采用BGA 封裝。

圖1為單通道數字收發SIP 原理框圖。

圖1：單通道數字收發SIP 原理框圖

FPGA是整個接收機數字信號處理及外圍電路控制的核心器件，接收機接收的RF 信號經混頻放大濾波后由ADC 芯片采樣，DDS產生的中頻信號經混頻濾波后送出。同時，該SIP 內部的PROM器件可以存儲FPGA 的固化文件，FLASH 器件可以額外存儲必要的數據，FPGA 的transceiver 用于接收外部指令與傳輸數字信號處理后的數據，控制信號經電平轉換后送給外部電路。

3 關鍵技術分析

3.1 高密度任意層互聯技術

傳統PCB電路板多使用通孔工藝或盲埋孔工藝實現垂直互聯。而在SIP 設計時，由于裸芯片的使用極大的減少了基板的面積，而芯片之間的互聯走線并未減少，因而導致布線密度大大增加，傳統PCB 電路板設計方案已不適用。且由于FPGA 焊盤的節距較小，扇出較密集，也遠遠超過了傳統PCB 扇出密度。為此，設計選用有機基板，并使用6 層任意層布線技術（中間使用一層較厚的芯板，上下各兩個積層）。其中，芯板為整個基板提供物理支撐，過孔采用機械孔，外層過孔采用激光孔，整體布線密度非常高，滿足FPGA 對布線密度的要求。任意層互聯技術的引入，使基板上空間利用的更加充分，是完成SIP 小型化設計的關鍵技術。

3.2 裸芯片裝配技術

傳統PCB 電路板使用成品器件，按照成品器件的裝配工藝進行裝配。SIP 使用裸芯片，傳統PCB 電路板裝配工藝已不適用。SIP 內部含FPGA 器件，其對外引出為大規模球柵陣列，適用倒裝焊（Flip-Chip）工藝，由于節距極小，裝配時易產生虛焊、橋連等問題，為SIP 裝配的一個難點。其余均為普通裸芯片，使用金絲鍵合（Wire-Bonding）工藝，鍵合質量的好壞直接影響SIP 的性能及可靠性，為SIP 裝配的另一個難點。圖2為單通道數字收發SIP 結構剖視圖。

圖2：單通道數字收發SIP 結構剖視圖

3.3 裝配溫度梯度

封裝時各個流程間的裝配溫度應滿足工藝溫度梯度要求，并且溫度梯度區間不小于25℃。倒裝焊芯片已植球，其使用的裝配溫度已固定。根據這個溫度來選擇底部BGA 球的材料，熔點降低30℃左右，保證內外焊料的熔點有一個溫度梯度差，確保SIP 在下一級裝配時內部不會重熔，提高使用時的可靠性。

3.4 數字信號串擾控制

SIP 內部信號線眾多，各個信號線同時翻轉，互相產生串擾。一般而言，數字信號線的噪聲裕量較大，不易受影響。但SIP 內部有高速串行信號線引出，串擾問題需要考慮。布局上，多組高速信號線為平行走線，耦合長度較大，互相串擾較大。布線時增加屏蔽地線并多打地孔，并通過建立圖3和圖4所示的模型進行仿真，可以看出，相鄰的高速串行總線信號線在整個工作頻帶內的串擾小于-40dB，滿足使用需求。

圖3：SIP 內部高速串行信號線仿真模型

圖4：SIP 內部高速串行信號線串擾仿真

4 結論

本文主要介紹了單通道數字收發SIP 的設計方案以及設計中用到的關鍵技術。SIP 基于微組裝技術，采用數模混合電路中常用的裸芯片來實現。該方案大幅度提升了數模混合電路板的集成度，實現了數字收發電路的小型化。設計時，通過對高速串行信號線的仿真，優化了高速串行信號線的性能，保證了設計的成功。實際測得SIP 中ADC、DDS 等芯片性能良好，高速串行信號線均可正常收發數據，所有器件均可正常工作，滿足指標設計需求。該SIP 的設計，有力的支撐了雷達系統的小型化發展。