基于FPGA的副瓣信號抑制技術(shù)研究

劉秋飛，邵曉剛，郭睿剛，王志凌

(中國船舶集團(tuán)有限公司第八研究院，南京 211153)

0 引 言

現(xiàn)代電子信息作戰(zhàn)模式使得[1-2]雷達(dá)面臨的電磁環(huán)境日趨復(fù)雜，不具備抗干擾能力的雷達(dá)在現(xiàn)代戰(zhàn)爭中是沒有生命力的[3]。在復(fù)雜電磁環(huán)境下，強(qiáng)雜波或大目標(biāo)回波信號會經(jīng)過雷達(dá)天線波束副瓣進(jìn)入雷達(dá)接收機(jī)。此時，若進(jìn)入雷達(dá)天線波束副瓣的信號較強(qiáng)，則雷達(dá)系統(tǒng)會將該天線指向方向視為敵方目標(biāo)信號方向，從而造成雷達(dá)測向偏差，進(jìn)而造成對作戰(zhàn)武器錯誤引導(dǎo)。

為解決雷達(dá)副瓣信號所產(chǎn)生的虛假，通常的方法是增加一個或多個全向輔助天線，使其增益低于雷達(dá)天線波束主瓣的增益且略高于天線波束第一副瓣的增益。通過幅度加權(quán)處理，將輔助天線通道接收信號與雷達(dá)主天線通道接收信號進(jìn)行幅度比較，進(jìn)而實現(xiàn)副瓣信號抑制。本文對基于輔助天線的副瓣信號抑制方法進(jìn)行歸納與總結(jié)，對數(shù)字實現(xiàn)方法進(jìn)行了分析與改進(jìn)。

1 基于輔助天線的副瓣信號抑制原理

設(shè)定雷達(dá)主天線對應(yīng)接收機(jī)主通道，主通道所接收的信號量表示為X。全向輔助天線對應(yīng)雷達(dá)接收機(jī)輔助通道，輔助通道所接收的信號量表示為Y。為實現(xiàn)雷達(dá)副瓣信號抑制，主通道信號量X與輔助通道信號量Y需滿足公式(1):

Z=X-WTY，Z>0

(1)

式中，W=[w1，w2，…，wn]T，Y=[y1，y2，…，yn]T，上標(biāo)T表示轉(zhuǎn)秩運算；Z表示主通道與輔助通道的幅度差值；W表示輔助通道的權(quán)重系數(shù)。根據(jù)公式(1)，副瓣信號抑制可基于比幅法來實現(xiàn)。若主通道信號幅度高于輔助通道信號幅度，正常輸出主通道信號檢測結(jié)果；反之，則將此時的主通道接收信號視為干擾信號，并對主通道檢測結(jié)果進(jìn)行抑制。基于全向輔助天線的副瓣信號抑制原理框圖如圖1所示。

圖1 基于輔助天線的副瓣信號抑制原理框圖

2 數(shù)字副瓣信號抑制實現(xiàn)方法

目標(biāo)信號經(jīng)過天線接收及前端模擬混頻后轉(zhuǎn)換為模擬中頻信號。A/D轉(zhuǎn)換器將模擬中頻信號進(jìn)一步轉(zhuǎn)換為便于FPGA芯片處理的數(shù)字中頻信號。通過數(shù)字混頻正交分解，可從數(shù)字中頻信號中提取出所需的數(shù)字基帶信號。最終通過CORDIC算法對數(shù)字基帶信號進(jìn)行幅度信息提取。數(shù)字接收機(jī)雷達(dá)信號的幅度提取過程如圖2所示。

圖2 雷達(dá)信號幅度信息提取流程

為提高寬帶雷達(dá)目標(biāo)的偵測處理能力，數(shù)字處理通過數(shù)字信道化算法將寬帶信道分解為多個窄帶信道，在提高信號檢測靈敏度的同時可將不同頻率的信號進(jìn)行分離，增強(qiáng)了系統(tǒng)多信號處理能力。在數(shù)字信道化算法基礎(chǔ)上，本文根據(jù)運算量將數(shù)字副瓣信號抑制實現(xiàn)方法分為單點比幅法、多點累加比幅法及多點計數(shù)比值法。

2.1 單點比幅法

顧名思義，單點法是指同一時刻通過對雷達(dá)接收機(jī)主通道及輔助通道的單個目標(biāo)信號幅度信息進(jìn)行分析處理，進(jìn)而實現(xiàn)副瓣信號抑制的方法。主通道信號與各輔助通道信號經(jīng)過數(shù)字信道化后，通過對各個窄帶信道的信號進(jìn)行CORDIC運算,可得到主輔通道各窄帶信道相應(yīng)的幅度信息。同時，通過各輔助通道窄帶信道信號幅度信息以及上位機(jī)下發(fā)的權(quán)重系數(shù)，可進(jìn)一步計算出各輔助通道窄帶信道幅度信息的上下界。將主通道的各窄帶信道幅度信息分別與各輔助通道窄帶信道的幅值上下界進(jìn)行比較。若主通道各窄帶信道幅度信息高于相應(yīng)的各輔助通道窄帶信道幅值上界，則不進(jìn)行副瓣信號抑制，正常輸出主通道信號檢測結(jié)果；若主通道窄帶信道幅度信息低于相應(yīng)的各輔助通道窄帶信道幅值下界，則進(jìn)行副瓣信號抑制，對主通道信號檢測結(jié)果進(jìn)行匿影處理。單點比幅法的算法流程如圖3所示。

圖3 單點比幅法算法流程

相較于多點累加比幅法與多點計數(shù)比值法，單點比幅法優(yōu)勢在于能夠做到對雷達(dá)波束副瓣信號的快速響應(yīng)，且所消耗的FPGA芯片資源不多。

2.2 多點累加比幅法

相較于單點比幅法，多點累加比幅法對接收機(jī)主通道及輔助通道的過門限信號量幅度信息進(jìn)行綜合分析，最終實現(xiàn)系統(tǒng)副瓣信號抑制功能。雷達(dá)中頻信號經(jīng)過A/D變換、數(shù)字信道化、CORDIC等處理之后，可得到主輔通道各窄帶信道的幅度信息。與單點比幅法所不同的是，多點累加比幅法在A/D之后即對各輔助通道進(jìn)行加權(quán)處理，目的在于減少乘法器個數(shù)，降低FPGA芯片資源占用率。得到主輔通道各窄帶信道的幅度信息后，分別對主輔通道的幅度信息進(jìn)行過門限檢測、幅度累加等處理。最終通過對主輔通道的幅度累加值進(jìn)行比較，進(jìn)行副瓣信號抑制與否的判決。多點累加比幅法的算法流程如圖4所示。

圖4 多點累加比幅法算法流程

相較于單點比幅法，多點累加比幅法的優(yōu)勢在于能夠充分利用主輔通道的幅度信息，避免因個別信號的不穩(wěn)定對副瓣抑制功能所造成的判決紊亂。由于主輔通道各信道中累加器的存在，使得多點累加比幅法所占用的FPGA芯片資源要多于單點比幅法。

2.3 多點計數(shù)比值法

多點計數(shù)比值法是在多點累加比幅法的基礎(chǔ)上進(jìn)行優(yōu)化發(fā)展而來的。多點計數(shù)比值法繼承了多點累加比幅法提取主輔通道各信道幅度信息的手段，但在后續(xù)的幅度信息處理上多點計數(shù)比值法則更為巧妙。在得到主輔通道各信道幅度信息后，多點計數(shù)比值法對主輔通道各信道幅度信息進(jìn)行過門限檢測、累加計數(shù)等處理。通過對主輔通道各信道幅度信息過門限檢測累加計數(shù)值的比較，將主輔通道信號幅度比較轉(zhuǎn)換為主輔通道信號過門限脈寬比較，最終實現(xiàn)系統(tǒng)副瓣信號抑制功能。多點計數(shù)法的算法流程如圖5所示。

圖5 多點計數(shù)比值法算法流程

多點計數(shù)比值法繼承了單點比幅法與多點累加比幅法的優(yōu)勢，在保證系統(tǒng)副瓣信號抑制功能穩(wěn)定性的同時減少了FPGA芯片資源的消耗。多點計數(shù)比值法創(chuàng)造性地將雷達(dá)接收機(jī)主輔通道信號的幅度比較轉(zhuǎn)換為過門限信號計數(shù)值(信號脈寬)的比較，拓展了數(shù)字副瓣信號抑制方法的實現(xiàn)思路。

3 性能分析

縱觀本文所提出的單點比幅法、多點累加比幅法以及多點計數(shù)比值法，通過消耗適量的DSP48E以及LUT邏輯門電路等FPGA芯片資源即可實現(xiàn)，是硬件可實現(xiàn)的數(shù)字副瓣信號抑制實現(xiàn)方法。單點比幅法、多點累加比幅法以及多點計數(shù)比值法雖然均可實現(xiàn)副瓣信號抑制功能，但三者在資源消耗、功能穩(wěn)定性等方面均有所差異。相比較而言，單點比幅法具有最低的FPGA芯片資源消耗，能夠做到對副瓣信號的快速響應(yīng)。但實踐中存在輔助天線增益低于主天線波束第一副瓣增益的情況，因此需要人為抬高輔助天線增益，此時若使用單點比幅法實現(xiàn)副瓣信號抑制會導(dǎo)致整機(jī)系統(tǒng)靈敏度的損失。此外，單點比幅法對輸入信號的質(zhì)量要求較高，易受干擾信號影響。而多點累加比幅法與多點計數(shù)比值法通過提取主輔通道過門限幅度信息的統(tǒng)計特征，從而能夠有效改善整機(jī)系統(tǒng)靈敏度與系統(tǒng)抗干擾性能。不同的是，多點累加比幅法具有更多的FPGA芯片資源消耗，而多點計數(shù)比值法在保證系統(tǒng)副瓣信號抑制功能穩(wěn)定性的同時大大降低了資源消耗。

4 結(jié)束語

本文對數(shù)字處理領(lǐng)域內(nèi)的副瓣信號抑制實現(xiàn)方法進(jìn)行了總結(jié)與分析，對單點比幅法、多點累加比幅法以及多點計數(shù)比值法的算法流程進(jìn)行了著重的研究與分析。此外，本文對各副瓣信號抑制方法的優(yōu)劣性也進(jìn)行了分析。各副瓣信號抑制方法自身特性的不同決定了其應(yīng)用場景的不同。針對雷達(dá)副瓣信號所產(chǎn)生的虛假信號問題，數(shù)字副瓣信號抑制方法簡單高效。本文所提的副瓣信號抑制方法具備豐富的功能擴(kuò)展性，通過進(jìn)一步的研究與分析可實現(xiàn)諸如副瓣信號對消、干擾抑制等功能。