多服務低速率數字光載射頻系統中的新型自動增益控制算法設計

李 文 陳愛新 王學鋒 陳遠航 劉曉濱 姚宜東

①(北京航空航天大學 北京 100191)

②(北京航天控制儀器研究所 北京 100094)

1 引言

數字光載射頻(Digital Radio-over-Fibre,DRoF)技術由于具有低成本、靈活性好、高帶寬和抗干擾性強等優點而被廣泛應用于室內信號分布系統中[1]。基于DRoF技術的室內信號分布系統可以利用現有的寬帶高速光纖網絡[2]實現遠距離射頻信號傳輸和低成本網絡建設，是未來高性能射頻信號傳輸的理想解決方案。在信號塔較少的環境中，同時支持多服務射頻信號傳輸的DRoF系統能夠共享現有的無線網絡基礎設施來提高資源利用率、降低施工成本[3]。然而，多路微波甚至毫米波信號的同時傳輸將使得系統的鏈路傳輸速率急劇增長，需要使用昂貴的高速光收發器和高速光纖。在需要同時支持中國3家移動運營商(Mobile Network Operators,MONs)所有服務信號傳輸的系統中，此類問題尤其突出。

事實上，應用在多服務DRoF系統上的數據壓縮技術已被廣泛研究，利用此類壓縮技術可以增加系統的傳輸容量以使系統能夠提供更多服務。文獻[4]提出了一種新型數據壓縮技術，其采用頻譜壓縮和量化壓縮的方法來大大降低鏈路傳輸速率，其數據傳輸效率比通用公共無線電接口(Common Public Radio Interface, CPRI)提高3倍。然而，數據壓縮技術在降低鏈路傳輸速率的同時會極大降低系統輸入動態范圍和信號傳輸性能[5]。但是受通信距離遠近、多徑效應等因素影響，DRoF系統接收的射頻信號幅度變化較大，系統需要具有較大輸入動態范圍，且其對上行鏈路要求尤其嚴格[6]。因此，系統需要在數據壓縮前進行自動增益控制(Automatic Gain Control, AGC)來保持甚至增加輸入動態范圍。由于控制量為數字信號或模擬信號，增益控制方法可以簡單分為模擬AGC算法[7]和數字AGC算法(Digital Automatic Gain Control, DAGC)[8]。模擬AGC基于模擬電路來進行功率檢測和增益控制，該算法復雜但控制量準確[9,10]，DAGC則基于數字電路來完成增益控制，具有簡單、易實現的特點[11]。文獻[12]提出了一種可用于數字音頻廣播接收機瑞利衰落信道中的快速精確DAGC，該算法只使用了移位和比較等簡單的運算且應用方便。然而，該AGC算法需要0.5 ms來調整鏈路增益，其并不能滿足長期演進計劃(Long Term Evolution,LTE)信號傳輸需求。文獻[13]提出了一種應用于數字分布式天線系統的多級AGC算法，該算法能提高系統動態范圍，但是它完全依賴模擬電路來進行功率估計，當輸入功率劇烈變化時，該算法的增益調整準確度和響應時間特性較差。文獻[14]提出的前饋AGC算法著重于充分利用ADC的量化位數和保持輸出信號的峰均比不變，但是該算法的開環結構精度有限且穩定性有待提高。文獻[15]提出了一種新型DAGC算法，但是未對系統的動態范圍如何提高進行詳細說明。文獻[16]利用查找表的方法來快速準確地控制多級射頻器件的增益，大幅度提高系統的輸入動態范圍，但是該方法需要使用多級放大器，硬件電路成本較高。

本文提出并研究了一種可應用于多服務低速率DRoF系統中的新型快速兩級自動增益控制(Fast-Settling Two-stage Automatic Gain Control,FST-AGC)算法。本算法引入包括主AGC環路和從AGC環路等的兩級增益控制，并采用周期內多閾值比較的控制機制，可以使系統在進行數據壓縮的同時提高動態范圍性能，具有快速穩定的特點。實驗結果表明，系統進行數據壓縮后可支持14路運營商業務信號低速率傳輸，但系統輸入動態范圍只有33 dB。而引入從AGC環路或主AGC環路后，系統輸入動態范圍分別提高31 dB和10 dB。相比只進行數據壓縮的傳統方案，引入兩級AGC環路(FST-AGC)的多服務低速率DRoF系統可提高40 dB輸入動態范圍，其73 dB的輸入動態范圍可以滿足第三代合作伙伴計劃(3rdGeneration Partnership Project, 3GPP)對系統性能的指標要求。更為重要的是，引入兩級AGC環路的系統EVM值明顯低于引入主AGC環路或從AGC環路的EVM值，表明引入FST-AGC算法后系統的信號傳輸質量得到明顯改善。同時，仿真結果表明該算法的控制響應時間小于2 μs，并具有穩定準確等特性。

2 DRoF系統中的新型FST-AGC算法

2.1 系統需求和AGC架構

本系統的架構框圖如圖1所示，上行鏈路中，遠端單元(Remote Unit, RU)中的全向天線接收來自用戶的射頻信號，射頻前端使用多級放大器來補償射頻信號的傳輸衰減，其中，第1級使用低噪聲放大器以降低整個鏈路的噪聲系數。AD9370芯片接收射頻前端輸出的射頻信號并將其轉換為基帶信號，RU對基帶信號進行數字信號處理并打包，通過單模光纖鏈路傳輸到近端單元(Access Unit,AU)。AU從接收的光信號中恢復出基帶信號并進行數字信號處理，使用AD9370芯片將基帶信號射頻化。系統的下行鏈路架構與上行鏈路類似，即AU接收射頻信源并將其數字化后傳輸到RU，RU恢復出射頻信號并完成信號覆蓋。然而，由于RU與用戶間的距離變化導致上行輸入信號強度變化很大，所以系統上行鏈路需要更高的輸入動態范圍，本文著重研究系統上行鏈路的性能。

圖1 多服務低速率DRoF系統架構

為實現多服務信號低速率傳輸，系統對采樣數據進行頻譜壓縮和量化壓縮，其中量化壓縮包括非線性去除采樣數據高位(Most Significant Bits,MSBs)和低位(Least Significant Bits, LSBs)。然而，數據壓縮過程中的量化位數減少使得系統的輸入動態范圍急劇降低。對于模數轉換器(Anolog-to-Digital Converter, ADC)，每減少一個有效位會降低6 dB的ADC動態范圍。所以系統在數據壓縮前需進行增益動態調整，使得輸入信號強度維持在合適范圍內，增加系統的輸入動態范圍。由于OFDM信號是由多個正交的子載波組成的，各子載波的波峰和波谷相互疊加會使信號幅度變化非常劇烈，這對如LTE-Advanced (LTE-A), 5th-Generation (5G)等通信系統中的AGC設計提出了更高要求[17,18]。因此，設計出的AGC應具有增益快速調整和功率估計準確等特性以滿足信號傳輸質量要求。

理想情況下，如果只在數字域進行動態增益控制，系統的輸入動態范圍最多只能恢復到數據壓縮前的水平。然而在實際中由于受如雜波、基底噪聲等因素的影響，動態范圍無法達到理想值。因此，有必要增加輔助AGC來動態調整射頻前端的增益以增加系統的輸入動態范圍。本文所提算法使用兩級AGC環路來動態調整鏈路增益，使得系統在實現數據壓縮的同時提高系統輸入動態范圍，且可改善系統信號解調性能(鏈路具有低EVM值)，采用周期內多閾值比較的機制來進行快速穩定增益調整，取名為FST-AGC算法。

2.2 詳細設計

FST-AGC算法的邏輯框圖如圖2所示，該算法包括1個積分模塊、1個控制算法模塊、1個飽和檢測模塊、2個增益系數計算模塊和1個數字放大模塊。積分模塊可估計出經過增益調整后輸出基帶信號的功率值；控制算法模塊將功率估計值與閾值進行比較并輸出增益控制字；增益系數計算模塊根據控制字計算出增益調整值，以此來設定射頻前端或數字放大模塊的增益值；數字放大模塊可調整數字基帶信號的幅度；飽和檢測模塊可實時檢測輸出信號的功率狀態，避免出現信號飽和溢出的情況。從邏輯框圖中可以看到該算法包括主AGC環路和從AGC環路等兩級增益控制，主AGC環路和從AGC環路分別將數字基帶信號和射頻信號的幅度調整到合適范圍內。

圖2 FST-AGC算法結構框圖

2.2.1 主AGC環路

如2.1節所述，主AGC環路作用在系統進行數據壓縮前，可將數字基帶信號幅度調整到合適范圍內，使得系統可采用非線性壓縮方法實現高的壓縮效率，同時系統可以充分利用壓縮后量化位數，在進行數據壓縮后保持系統輸入動態范圍基本不變。圖3顯示了主AGC環路的結構框圖，主AGC環路可分為3個階段：輸出信號功率估計、信號狀態判定、增益調整值計算。

圖3 主AGC環路結構框圖

本文所提AGC算法采用負反饋控制方案，在鏈路增益調整前需要估計出輸出信號功率值。準確、穩定和快速的功率估計方法可提高AGC算法的穩定性和響應時間特性。目前大多采用低通濾波器來估計數字信號的功率值。然而，信號長度是影響信號功率估計時間的主要因素，當接收信號變化劇烈或者采樣信號個數不夠時，便無法獲得準確的功率估計值，容易產生環路效應[19]。為快速準確估計信號功率，本文使用了后向歐拉公式，在功率估計時將前一時刻信號考慮在內，表示為

其中，x(n)為當前接收信號，m(n)為當前接收信號的功率估計值，m(n-1)為前一時刻接收信號的功率估計值，fs是采樣時鐘，K為加權系數。K值可以改變信號功率曲線的平滑度，根據應用場景可選取合適的K值。

而且，本算法采用周期內閾值比較的方案來調整鏈路增益。控制算法模塊包括計數器和閾值比較器，其目的是將輸出信號功率值控制在下門限lowa和上門限upa之間。當輸出信號的功率估計值超出該范圍時，將啟動新的控制環路來調整鏈路增益。本文定義參數comp來表示輸出信號功率狀態

同時本算法的最小控制周期為TD，當在TD內comp出現1的次數多于判定因子α時，控制算法模塊將改變狀態調整鏈路增益，并把增益調整標志位tune置為1，否則，鏈路的增益保持不變，并把tune置為0，該周期性控制的方法可以避免由于信號不穩定產生的增益抖動。TD和判定因子α取值過大會延長算法的響應時間，這兩個參數值過小又會使算法穩定性降低，TD和α的取值需要在算法響應時間和穩定性之間進行權衡。而且控制算法模塊在單個TD內只進行1次鏈路增益調整，采用步步控制、從小到大的方法進行增益調整，增益調整過程一直持續到輸出信號功率在要求范圍內或在TD內tune一直保持為0。輸出信號功率值m(n)與參考值ref之間的對數誤差和鏈路增益調整值呈線性關系，即

其中，μ 是影響增益調整速度的自定義系數，G(n+1)和G(0)是以dB形式表示的增益更新值和增益初始值，公式右側是以dB形式表示的參考值與輸出信號功率值的比值。因此，增益的更新值可由比較結果決定。在主AGC環路中，lowa對應σ量化位數所能表示的最大值，upa對應B-υ量化位數所能表示的最大值，其中α是LSB值，B是ADC的采樣位數，υ是MSB值。當 μ=1, upa=(100.5)×ref2，輸出信號功率值滿足m2(n)≥upa時，由式(3)得，G(n+1)-G(0)=10(lg(ref2/(100.5×ref2)))=-10lg100.5=-5 dB。所以，此時系統鏈路增益需要至少降低5 dB。當輸出信號功率估計值m2(n)≤lowa時，計算方法相同。

與傳統的單閾值比較方法不同，本算法采用多閾值比較機制來減少每個TD內的增益調整次數。如表1所示，在控制算法模塊中，功率估計值高于upa的信號被劃分為7個范圍，功率估計值低于lowa的信號被劃分為7個范圍。在單個判定條件下，如當μ =1, upa=(100.5)×ref2，輸出信號功率值滿足upa≤m2(n)≤100.5×upa時，由式(3)得，G(n+1)-G(0)=10(lg(ref2/(101×ref2)))=-10lg10=-10 dB，系統鏈路增益需要至少降低10 dB，增益調整過程一直持續到信號功率值不滿足該判定條件，且增益最多調整5次便可將輸出信號快速調整到穩定狀態，縮短了在不同輸入信號功率范圍下主AGC環路的響應時間。理想情況下，主AGC環路最大響應時間可表示為

其中，fs是系統時鐘。

在系統時鐘fs下，積分模塊和控制算法模塊先后對接收的數字基帶信號進行處理并輸出增益控制字。增益系數計算模塊會根據每個增益控制字按式(3)計算出增益調整值。在主AGC環路中，數字放大器將輸入基帶信號乘上增益系數，并根據增益調整值對計算結果進行移位完成鏈路增益調整。

表1 主AGC環路中輸出功率值及增益控制對應表

傳統的AGC只有增益調整功能，本AGC算法的增益調整值同時被增益系數計算模塊和飽和檢測模塊控制。飽和檢測模塊可實時檢測到輸出信號的飽和狀態并重置增益調整值，以應對信號變化劇烈的場景。I路和Q路都可檢測輸出信號是否為飽和狀態，以Q路為例，如果I路輸出信號的絕對值高于飽和門限，飽和檢測模塊就判定輸出信號處在飽和狀態并將飽和標志位idle置為1，否則將idle置為0。當idle為1時，鏈路增益被設為初始狀態，即增益系數計算模塊不起控，否則增益系數計算模塊工作正常。經過主AGC環路的增益調整后，系統將輸出基帶信號幅度穩定維持在上下門限范圍內，使得后續進行數據壓縮而不惡化輸入動態范圍性能。

2.2.2 從AGC環路

上行鏈路中，RU通過全向天線接收射頻信號并將其輸入到射頻前端。系統的輸入動態范圍主要受AD9370的動態范圍所限制，如2.1節所述，在AD9370將射頻信號轉換成基帶信號前，從AGC環路可動態調整射頻前端的增益，將AD9370的輸入信號幅度控制到合適范圍內從而增大系統整體的輸入動態范圍。圖4顯示了從AGC環路結構框圖，從AGC環路的流程與主AGC環路的流程類似，即積分模塊估計出輸出信號功率值，控制算法模塊判定輸出信號的狀態，增益系數計算模塊計算出射頻前端的增益調整值。其中，從AGC環路的積分模塊、控制算法模塊和增益系數計算模塊與主AGC環路的相同，2.1節已經對這些模塊進行闡述，因此在這一節中重點描述其他模塊。

從AGC環路中，下門限lowb和上門限upb對應在AD9370輸入動態范圍內系統輸出信號功率的最大值和最小值。如表2所示，功率估計值小于下門限lowb的的信號被分為2個范圍。在單個判定條件下，從AGC環路只需對射頻前端的增益調整一次。理想情況下，從AGC環路的最大響應時間為

圖4 從AGC環路結構框圖

在RU中，射頻前端的增益主要來自串聯的數控衰減器和兩級放大器。射頻前端主要器件的參數如增益、P1，3階互調等如表3所示。從AGC環路將數控衰減器的初始衰減值設為21 dB，采用控制數控衰減器衰減值的方法來動態調整射頻前端增益。相比于使用具有同樣增益調整范圍的VGA，該方案成本更低。從AGC環路的增益值調整范圍為從-10.5～21 dB，最小增益調整步進為10.5 dB，系統動態范圍可增加30 dB以上。同時，本文可以通過在射頻前端串聯數控衰減器來繼續增加系統輸入動態范圍。與主AGC環路相同，當輸出信號出現飽和狀態時，飽和檢測模塊可重置射頻前端增益值。從AGC環路通過粗調整射頻前端增益來增大系統輸入動態范圍，避免大射頻信號所導致的AD9370等后端器件的飽和甚至損壞，而且，從AGC環路通過調整前端射頻信號強度來增大積分模塊的測量范圍，提高系統AGC算法的敏感度。

2.2.3 兩級AGC

如果只在數字基帶部分進行主AGC環路控制，多服務低速率DRoF系統還不能滿足輸入動態范圍要求。然而，只依賴于射頻部分的從AGC環路控制將增加系統的硬件成本。因此，本文提出可同時在數字基帶域和射頻域進行增益調整的新型FST-AGC算法，該算法使系統在充分利用壓縮后量化位數的同時不破壞系統對信號的解調性能。該算法采用先進行從AGC環路控制再進行主AGC環路控制的策略，主AGC環路只有在從AGC環路達到控制極限時才工作。所以FST-AGC響應時間的理論值為

表2 從AGC環路中輸出功率值及增益控制字對應表

從AGC環路通過動態粗調整射頻前端的增益值使得信號幅度盡量靠近主AGC環路控制的目標范圍，從而減小后續主AGC環路的增益調整壓力。主AGC環路串聯在從AGC環路后，在數字基帶域對鏈路增益進行精確調整。FST-AGC算法中的幾個重要的參數，如TD, K, α, μ等會影響算法響應時間和穩定性。為使算法更靈活，可將各個參數設為寄存器值，根據應用場景不同來動態改變寄存器 參數值。

3 仿真和實驗結果

為了驗證FST-AGC算法的性能，該算法被應用到能夠同時支持中國3家MONs 14路服務的低速率DRoF系統上行鏈路中，系統實物圖及實驗平臺如圖5所示。該系統各通道的ADC采樣時鐘為153.6 MHz，采樣位數為16 bit，上行鏈路射頻前端使用了單個數控衰減器。如圖5所示，系統對采樣數據進行了頻譜壓縮和量化壓縮，其中量化壓縮模塊選取參數σ=0, υ=8，系統的數據傳輸速率由30.1 Gbps降低到7.4 Gbps，數據傳輸效率明顯優于傳統CPRI接口。結合第2節對算法參數的理論計算，FST-AGC算法所選取的參數值如表4所示。本節使用LTE TM3_20 MHz信號對FDD 1800通道上行鏈路進行測試分析，LTE信號擁有高峰均比的特點，且采用64-QAM高階調制，利用該信號進行實驗測試可以驗證算法在極限情況下的性能。采用羅德與斯瓦茨公司(Rohde & Schwarz, R&S)SMW200A作為信號發生器，用R&S FSW頻譜儀對輸出信號進行分析，實驗中使用MATLAB語言編寫測試腳本以加快實驗進程。

表3 射頻前端主要器件參數

圖5 系統實驗平臺架構

表4 FST-AGC參數取值

系統引入FST-AGC算法后的EVM測試結果如圖6所示，為進行比較，經過數據壓縮后的傳統DRoF系統EVM測試結果及引入單級AGC環路(從AGC環路或主AGC環路)后的系統EVM測試結果也顯示在圖6中。當輸入功率為-75～-3 dBm時，FST-AGC算法可將系統的EVM值控制在5%以下，即系統動態范圍能達到72 dB，其中5%是3 GPP規定的EVM標準要求。從圖6可以看出，相較于傳統處理方法，該算法將系統動態范圍提高了30 dB。同時也可以看出，相較于單級AGC，該F S T-A G C 算法可將系統動態范圍繼續增加10 dB。而且，引入FST-AGC算法的系統EVM值明顯低于引入單級AGC環路的系統EVM值，表明FST-AGC算法可以使多服務低速率DRoF系統的信號傳輸質量得到明顯改善。

本文在軟件平臺vivado 17上實現FST-AGC算法并仿真響應時間特性。因該仿真著重于分析算法邏輯，我們在仿真時使用數字放大器代替從AGC環路中的數控衰減器。系統采集49152個LTE TM3信號數據作為輸入信號，如圖7中前兩行所示，包含功率幅度分別為-2 dBm, -25 dBm,-72 dBm的3段信號。第3, 4行是經過算法調整后的系統輸出基帶信號結果，系統鏈路增益的動態放大和衰減值分別如圖中第5, 6行所示。從圖7可以看出，本文所提FST-AGC算法可以有效動態調整系統的鏈路增益，可以在2 μs內快速將輸出信號功率穩定在合適范圍，同時保持系統的穩定性。在本AGC算法中，系統對增益進行6次以內的調整(1次粗調，5次細調)就能使系統穩定下來，TD=50,fs=153.6 MHz，算法響應時間的理論值小于2 μs，多次仿真結果與理論計算結果一致，系統可以在輸入信號劇烈變化的情況下快速穩定調整鏈路增益。

圖6 系統在各種條件下的EVM測試曲線

圖7 FST-AGC算法的性能仿真圖

該算法的所有模塊都在FPGA中實現，FPGA芯片采用Xilinx公司的Kintex 7系列XC7K325T。該算法中的數字放大器采用移位的方法來實現，其并不需要復雜的數學計算，主AGC環路和從AGC環路中的大部分模塊都是共用的，也就是說相較于單級AGC環路，兩級AGC不會增加算法實現復雜度或增加占用的邏輯資源。實驗結果表明，該算法使用了130個自適應查找表(Adaptive Look Up Tables, ALUT)和102個寄存器，優于其他同類型AGC算法。在本系統中，FST-AGC算法采用高精度增益控制，如果控制精度要求降低，增益控制字的數量會相應減少，硬件資源的使用量也會繼續降低。

4 結論

本文提出了一種可應用于多服務低速率DRoF系統中的FST-AGC算法，本算法通過動態鏈路增益調整使得系統ADC量化位數得到充分利用，以便系統進行深度數據壓縮。仿真及實驗結果表明，該算法通過采用有效的周期性多閾值判斷的方法，可在小于2 μs的響應時間內快速穩定準確地調整鏈路增益。該算法采用兩級AGC環路控制方案可將多服務低速率DRoF系統的動態范圍提高40 dB以上，同時改善信號傳輸質量。本算法可應用在對響應時間要求嚴格的各類無線通信系統中。