射頻電路的抗干擾設計

王偉濤

（陜西烽火電子股份有限公司 寶雞研發中心，陜西 寶雞 721006）

0 引 言

近年來，射頻電路元器件密度越來越高，當數字器件、微波器件、大功率和小功率射頻組件等不同類型的器件集成在同一塊PCB上，經常會出現各種問題，如諧波干擾、信號串擾、噪聲惡化、靈敏度下降等情況，因此，如何抑制干擾設計是射頻電路的一個重要問題。

1 射頻電路干擾的來源

1.1 電源干擾

射頻電路中，高頻信號受電源上的噪聲干擾影響較為明顯。如圖1所示，（a）為理論上的電源，是直流并且很干凈，但實際上如圖（b），實際電源有一些阻抗，且在整個電源上，阻抗都是分布的。在電源線上，電源特性噪聲也會出現疊加現象。

射頻電路中，對電源性能要求紋波小而且噪聲低，“干凈”的電源和“干凈”的地是一樣重要的。在實際設計中，應盡最大可能地去減小來自電源的阻抗，尤其是在高頻電子線路設計中，應采用專用的接地層和電源層，電源多以“層”的方式設計，因此信號環回路是沿著最小阻抗的路徑回流。另外，電源還得為PCB電路上所有生成和回流的信號提供環路，這樣的設計以便信號環路最小化，從而減小信號噪聲對外的電磁干擾。

1.2 地線干擾

一般的數字電路設計要求可以不用專門的接地層，大多數數字電路也能工作正常，但在射頻電路中，不太長的地線也會產生寄生電感和寄生電容。產品設計過程中，地線經常會受到數字電路產生的噪聲干擾，當電流流經地線時，在地平面會產生一個電勢差，這個電勢差造成回路，使得電信號與磁信號進行轉換，進而形成干擾源，最終影響整個射頻電路的性能。

圖2為公共阻抗耦合通道示意圖，其被干擾設備和干擾源經常共用總線、環路電源、公共地等，在這樣的通道上，下降的Ic電流會在電流回路中串聯，造成共模Urm電壓的產生，從而影響到接收機。

共模電壓在串聯“地”環路中的計算公式為：

式中，B為磁感應強度；ΔB為其變化量。若改為電磁場，已知它的電場值時，其感應電壓為：

公式適用于L(m)=150 MHz以下，超過150 MHz頻率以上，最大的感應電壓計算公式為：

1.3 PCB“天線”輻射干擾

大多數時候PCB上的印制線僅作為信號傳輸的通路，并不是“天線”。但在高頻情況下，PCB電路板上印制線的分布電容及分布電感會起作用。當印制走線長度超過信號的頻率對應波長的時，則會造成一種“天線”效應，對應的噪聲會沿著PCB印制線向外部輻射，最后通過自由空間直接輻射能量[1]。

如圖3所示，在某PCB敷銅的處理上，僅在銅皮的開始部分放置了幾個過孔，把這個銅皮連接到了地層上，其他地方沒有打過孔。

實際測量中PCB上存在一個22 MHz左右的干擾源，而敷設的銅皮作為“天線”接收到了這個信號，同時，該銅皮又作為發射“天線”向外部發射很強的電磁干擾信號。

頻率與波長的關系為：

式中，f為頻率；λ為波長；c為光速，等于3×108m/s。

對于22 MHz的信號，其波長λ為13.6 m，λ/20為68 cm。而產品中敷銅太長，從而導致產生“天線”效應。

對于500 MHz的信號，其波長為60 cm，λ/20=3 cm。也就是說，PCB上3 cm長的布線，就可能形成“天線”。

因此，在射頻電路板中，這種一端懸空的長條地會等效成天線向空間輻射，最終造成接收機性能指標變差或者EMC測試無法通過。

1.4 數字和射頻間干擾

一般情況下，射頻電路和數字電路位于不同的PCB板上，各單元都能夠正常工作。但如果把數字和射頻單元放在同一個PCB板上，采用同一個電源供電，往往就會造成各種問題。

數字電路中大多數集成器件都是CMOS門電路，在每個時鐘周期上會短時間產生跳變電流，此時，電源上就會出現一些毛刺，含大量的高頻成分。射頻接收電路中輸入信號一般非常微弱，若數字信號產生的高頻分量剛好進入接收信道中，在這種情況下，如果不對輸入端進行適當的濾波處理，射頻信號就有可能被干擾，從而導致系統的性能指標造成影響功能性能降低。

如圖4所示，是用于信號回路的數模間跨越。一般射頻模擬器件與數字器件要分開，之所以要分區域，因為射頻模擬器件對噪音是非常敏感的，尤其是在射頻器件所需電源和數字器件所需電源的入口一起。若信號必須要穿越數字電路部分和模擬電路，一種比較好的辦法是在信號跨越處，放置一條回路，用來以降低環路面積。

2 射頻電路抗干擾的設計

射頻電路尤其是接收信道，對噪聲信號十分敏感，進行射頻電路抗干擾設計主要包括電源設計、接地設計、布局設計和屏蔽設計。

2.1 電源設計

進行電源分割可以提高電源的隔離度，將數字電路對射頻電路的干擾降低。如果分割不好也會造成信號環路路徑增大，繼而又造成信號完整性變差。電源面分割應避免分割后的環路路徑是否增大，回流信號對射頻模擬小信號干擾是否會增大[2]。在PCB層數允許的情況下，可將電源平面分層，這樣出現不同電源對射頻信號產生的影響會大大降低，能有效提高射頻信號抗干擾能力。

不同電源層在空間上要避免重疊。主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設法避免，難以避免時可考慮中間隔地層。

如圖5所示，某射頻電路電源層有3種定義，在設計中分別進行了區域分割處理。

在工程應用中，不論一塊PCB電路中設計有多少種不同的電源，強烈建議將電源采用分割的方式，而且只設計一個電源層被使用。由于地與電源都是一種“參考平面”，“良好接地”的地與電源通過濾波電容實現，并且越多越好，如有些地方無法放置濾波電容，那么此時的 “接地”就不良好。

信號線與電源線設計中上都可以使用濾波方式來減小EMI，有3種方案可供選擇：磁性元件、EMI濾波器和去耦電容。圖6為常用EMI濾波器采取的拓撲結構。

2.2 接地設計

射頻電路的干擾大多數是通過“地”造成的，因為不同地平面上的噪聲干擾不同。在射頻電路PCB設計中，當有電流流過模擬地平面時，就會產生電勢差，從而產生一定的環路電流，最后形成環路干擾。不同功能的射頻電路共用同一個地線時，產生公共阻抗耦合和地噪聲。對于射頻PCB電路接地設計必須達到粗、直、短，其次射頻集成電路旁邊應盡量進行大面積敷銅處理，不同射頻單元之間最好能以地線進行隔離，防止相互之間的信號耦合效應。

在高頻電路中不要認為，把地線的某個地方接了地就是“地線”。一定要以小于λ/20的間距，在布線上打過孔，與多層板的地平面“良好接地”。

對于一般的數字電路，按1 cm至2 cm的間距，對元件面或者焊接面的“鋪地層”打過孔，實現與地平面的良好接地，才能保證“鋪地層”不會產生有害的影響。

在高頻電路中，一些工程師通常把地線的某個地方接了地就認為“地線”。正確的方式是在地線上以小于λ/20的間距打過孔，由地過孔與多層板的地平面進行“充分接地”。

如圖7所示，在某產品初樣測試過程中，接收機性能始終無法滿足優于-107 dBm靈敏度的要求，最終調試發現頻譜上信號帶寬2.5 MHz內有個別頻率點達-95.2 dBm，對地線進行優化設計后，地噪聲干擾基本消除，測試靈敏度滿足系統指標。

電源與地的“良好接地”是通過大量的濾波電容實現的，沒有濾波電容的地方，就沒有“接地”。設備內部的散熱器、金屬加固條、三端穩壓器的散熱金屬塊，晶振附近的接地隔離帶，一定要良好接地。如果接地問題處理好了，結果必然是“利大于弊”。

2.3 屏蔽設計

射頻信號是能夠在以空氣為介質的環境中輻射。射頻信號的工作頻率越低，射頻器件的距離越大，則寄生耦合在輸入和輸出之間就越小，隔離度則越大。50 dB的隔離度是一般PCB 典型空間隔離要求。高輻射源電路以及比較敏感電路是要求加屏蔽的，但如果設計加工有困難時，或者空間、成本限制等，則應根據實際情況和試驗情況綜合考慮。

金屬屏蔽腔的基本結構如圖8所示。此類屏蔽罩材料一般為薄的鋁合金，制造工藝一般采用沖壓折彎或壓力鑄造工藝，這種屏蔽罩有較多的螺釘孔，便于螺釘固定。部分需鋁合金蓋子和吸波材料增強屏蔽性能。射頻 PCB應該安裝在屏蔽的腔體內，對于屏蔽腔尺寸要設計適當，屏蔽腔的最低諧振頻率應該高于PCB射頻器件的工作頻率，最好是10 倍以上。屏蔽腔體的高度通常是第1層介質厚度的 15～20 倍，當屏蔽腔的面積被限制在一定范圍時，當需要提高其最低諧振頻率，需要屏蔽腔增加長寬比，但要避免設計成為正方形的腔體。

射頻屏蔽設計主要目的也是為了提高系統電磁兼容性。其中，關鍵在射頻電路部分的屏蔽設計措施，射頻電路工作頻率越高，干擾信號對其影響就越大。另外，射頻電路的功能不同，如振蕩器、低噪放、功率放大器等，同時工作時也會形成干擾，這些射頻電路在進行PCB布線時，也需要一個屏蔽措施的設計。比如：（1）接收電路：射頻前端接收信號很微弱，需要對接收信道進行屏蔽。（2）混頻電路：混頻電路是上變頻或下變頻產生中頻信號，須加屏蔽措施。（3）振蕩電路：是一種強烈輻射信號源，因為本振電平一般比較大，對本振源要單獨進行屏蔽，以防止較大輻射干擾到其他電路。（4）功放及天饋電路：也是一種強烈輻射源，發射的射頻信號很強，有必要進行屏蔽。（5）數字電路：噪聲輻射源，數字高速信號上升或者下降沿會對模擬的射頻信號產生干擾。

屏蔽設計就是進行屏蔽電路單元的劃分[3]，這就需要考慮不同器件的性能和作用，分析器件的工作狀態和對干擾源的敏感程度等。總之，對于功能不同、工作頻段不同的射頻電路，最好都進行設計屏蔽措施，這樣就可以使干擾降到最低。

2.4 電路布局

射頻電路按照功能可分為數字單元、頻合單元、接收單元、電源單元等，數字電路往往具有較強的抗干擾能力，但同時它本身又是一種干擾源，布局時應盡量靠近接插件和電源；射頻電路帶寬越大，抗干擾能力越差，布局時主要考慮不被其他器件干擾。射頻PCB上實現同一功能的電路，應盡可能放在同一區域，按照這樣的布局原則，某無線通信產品電路布局如圖9所示。

圖9的無線通信產品設計中，對接收單元、頻合單元、數字單元和電源單元進行了區域劃分，即把功能不同、工作頻率不同的各個電路隔離開，射頻電路的電源和數字電路電源可以充分分割，其工作地平面也進行了相應分割，在實際性能指標測試中，這種設計即最大化地降低產品尺寸，而且系統雜散、接收靈敏度等性能指標均優于內控指標要求。

2.5 分層設計

隨著射頻電路的小型化和集成化，設計PCB時必須采用多層板設計，同種材料的4層板比雙層板噪聲低20 dB[4]。確定PCB層數后需要進行電源、地及信號層的布局，通常在電源層旁邊安排一個完整的地層，不同電源層在空間上要避免重疊，主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間。下面給出了6層板PCB信號分層抗干擾能力對比[5]，如圖10所示。

射頻多層PCB設計還應考慮消除傳輸線干擾，如圖11（b）所示，傳輸信號設計比較良好，因為圖11（a）中的信號經過了3次過孔處理，造成信號阻抗不連續，正確的做法是應該盡可能減少信號線上的此類過孔。由于信號中的每個過孔都具有阻抗不連續的特性，就是傳輸線突變的點。另外信號設計如銳角、直拐角等應盡量避免，應盡可能地進行走弧線、大彎角等。

3 結 論

對工程師來說，優秀的射頻電路設計是一個比較難的過程，器件布局、布線、電源和接地處理得當都能改善射頻電路產品的性能。通常，我們應該遵循的原則如電源與地應統一、慎重考慮布線連接、降低感性和容性串擾、抑制噪聲來滿足EMC等要求。

采用文章所屬的一些射頻抗干擾措施，一般可明顯消除射頻電路的電磁干擾。我們設計射頻電路時按照這些方法，就能使產品設計達到使用要求，縮短產品研制周期。