基于FPGA設計的時序信號產生器

中國電科安徽四創電子股份有限公司 夏 丹 倪文飛 崔 揚

雷達系統是由很多分系統組成的一個復雜系統。各分系統之間需要按照約定的全機工作時序協調工作。隨著微電子技術的發展和電子戰對雷達性能要求的不斷提高，雷達整機時序信號的高精度，穩定性設計也顯得越來越重要。雷達時序產生器以不同脈寬及時寬的脈沖信號的形式，為雷達整機正常工作提供穩定可靠的時序。

本設計屬于數字電子技術領域，特別涉及一種基于FPGA設計的時序信號產生器。現代雷達系統時序主要采用FPGA,DSP,MCU等芯片實現。FPGA具有開發周期短，可靠性高，擴展性好等特點，因此大部分雷達系統采用FPGA作為控制芯片。基于FPGA設計的時序信號產生器，可方便快速地產生穩定的高精度的時序信號，以使雷達系統正常工作。本設計具有抗干擾性強，實時性高的優點，而且具有集成度高、通用性強的特點。

本設計通過以下技術方案實現的：由控制信號輸入模塊，時序信號產生模塊兩個部分組成如圖1所示。

圖1 硬件模塊示意圖

控制信號輸入模塊中的芯片的型號為美國Maxim Integrated Products公司生產的串口芯片MAX232。MAX232的數據波特率可達到120Kbps，可滿足絕大多數雷達數據通信場景。

時序產生芯片使用的是美國Altera公司生產的stratix II GX的EP2SGX90EF1152I4芯片。時序信號產生后再通過TEXAS公司生產的SN74ALVC164245DL芯片輸出。

EP2SGX90EF1152I4的I/O引腳首先與所述控制信號輸入模塊的引腳RXout相連，其次與時序信號輸出模塊芯片SN74ALVC164245DL相連接。

表1 控制指令

由終端軟件發送相關控制指令至控制信號輸入模塊的串口芯片MAX232的RXin引腳以后，MAX232將其通過RXout引腳輸出到EP2SGX90EF1152I4，串口芯片每幀數據位數為10位，首位為起始位，末位為校驗位，中間8位為真實數據位。不同控制指令對應不同的時序信號。EP2SGX90EF1152I4在工作在6MHz時鐘下，當收到控制指令后，將其解析為64位數據的控制信號，每8位數據表示一個字節，數據的格式如表1所示（指令均為十六進制）。

充電觸發和導前觸發為雷達工作的兩個周期性脈沖信號，本文將充電觸發默認為4us的低電平，導前觸發默認為2us的低電平。

EP2SGX90EF1152I4通過串口芯片收到64位數據時，需要對前3個字節進行校驗，即當1-3個字節的數據位CCA4A4時，認為數據有效，可提高抗干擾性，收到其他指令控制芯片不作任何響應。當FPGA收到CCA4A401則表明是切換充電觸發的時序模式，即時序1和時序2的切換。當FPGA收到CCA4A402則表明是雷達整機工作重復頻率的切換。FPGA收到控制指令后進行解析，在6MHz時鐘下做相應計數處理，產生周期性的不同時寬的脈沖信號。

若將重復頻率設置為十六進制的03E8，即1KHZ，則FPGA會每1KHZ產生一個4US的低電平脈沖信號和一個2US的低電平脈沖信號，并根據時序指令固定兩個脈沖信號的相對距離。充電觸發與導前觸發的時序圖如2所示。

圖2 時序示意圖

結論：雷達工作的重復頻率定義了整機工作的一個周期長短，重復頻率可以是等重頻也可以是參差重頻，本文以等重頻為基準設計。雷達時序定義了發射機、接收機等各分系統的開關及工作狀態，本文只列舉一個相對關系，本設計可以根據系統需求產生各種穩定可靠的時序信號。