一種單端轉(zhuǎn)雙端差分的高速模擬電路

華 山

（福建利利普光電科技有限公司，福建 漳州 363005）

0 引 言

隨著電子技術(shù)的發(fā)展，高速模擬數(shù)字轉(zhuǎn)換器（Analog to Digital Converter，ADC）已廣泛應用于各種測量儀器和通信設(shè)備，對模擬信號進行數(shù)字轉(zhuǎn)換處理。由于高速ADC均采用雙端差分和模擬輸入，而模擬信號一般是單端信號（特殊情況除外），這就需要有一電路來實現(xiàn)單端到雙端差分的轉(zhuǎn)換，且保證信號無失真。

當前，單端轉(zhuǎn)雙端差分電路通常采用國外進口的高速、高帶寬集成芯片來實現(xiàn)。芯片本身價格不菲，且采購渠道也常受限，一定程度地制約著產(chǎn)品的應用設(shè)計和性價比的提高。因此，自主設(shè)計一種高速、低成本且滿足性能要求的單端轉(zhuǎn)雙端差分的模擬電路成了當務(wù)之急。

1 總體設(shè)計概述

按設(shè)計的預期要求，利用一種單端轉(zhuǎn)雙端差分的高速模擬電路代替現(xiàn)有高速、高帶寬的集成芯片。由于這類芯片還具備一定的增益調(diào)整能力，同時差分輸出的共模和差模電壓又能滿足后級ADC輸入的電氣特性要求，因此設(shè)計的電路必須具有以下特性。一是以較低成本的分立器件來實現(xiàn)該電路。二是電路可以將輸入的單端信號轉(zhuǎn)換成雙端差分信號輸出，且具有高速、高帶寬響應。三是電路具備一定的增益調(diào)整能力。四是電路的輸出電氣特性需能滿足后級ADC的電氣要求。

為滿足上述特性，設(shè)計的電路包括晶體管差分電路、交流補償、高頻補償、恒流源電路、射隨反饋電路、增益調(diào)整回路以及輸出電壓限幅控制等單元。

2 電路詳細設(shè)計

2.1 晶體管差分電路

電路原型即共發(fā)射極放大電路如圖1所示，其中的Q1和Q2組成差分放大電路，單端輸入信號SIG_IN只由Q1基極輸入，反向180°后從Q1集電極輸出，信號的直流偏移Vbias由Q2基極輸入，差分放大電路僅對兩輸入間的電壓差進行放大[1]。Vbias為軟件控制的具有一定變化范圍的直流電壓，可平衡（抵消）輸入信號的直流成分，使得輸出端滿足后級電ADC的輸入電壓軌。且兩個晶體管的Vbe的溫度變化相互抵消（兩管選用Vbe特性一致），在輸出端不會體現(xiàn)，使得電路的溫漂特性得到保證[2]。Q3和Q4組成的第二級差分電路用于將輸入信號再反向180°，得到與輸入信號同相位的信號。如此，通過二級差分電路的兩次反向得到整體電路雙端輸出的正負（P/N）信號，同時Q3、Q4和Q1、Q2組成的雙晶體管也利于增益的分配。

2.2 交流補償

由于電路需滿足高速、高帶寬響應，差分晶體管就必須選用同一品牌和型號的高頻管，且兩管之間也需要有一定的交流回路，補償電路的非線性[3]。交流補償回路放在兩個晶體管的發(fā)射極之間，如圖1中的 R10、C6、R12、C7和R7、C1，通過調(diào)整 RC 值適當補償交流某些頻段的非線性，利于電路帶寬曲線的調(diào)整[4]。

圖1 一種單端轉(zhuǎn)雙端差分的高速模擬電路

2.3 高頻補償

高頻補償即引入共基極電路。共基極電路不存在密勒響應，但它輸入阻抗較低的特性使其無法作為整體電路的輸入級[5]。渥爾曼電路則很好地利用了共基極的電路特性，在共發(fā)射極電路的集電極再級聯(lián)一級共基極電路，即在上圖1中Q1的集電極再接一個Q5，且Q5的基極接地[6]。

Q1是共發(fā)射極電路，其輸入電容Ci為基極-發(fā)射極間電容Cbe與由于密勒效應而乘以（Av+1）后的基極-集電極間電容Cbc之和，頻率特性被破壞。渥爾曼電路的輸入電容如圖2所示，下晶體管Tr1（即Q1）的Av=0，Ci僅為Cbe與Cbc之和，沒有發(fā)生共發(fā)射極電路避免不了的密勒效應，還有Tr1集電極交流接地，所以也與沒有Cce的情況一樣，電路的頻率特性沒有變壞[7,8]。高頻補償?shù)谋举|(zhì)，就是通過級聯(lián)共基極放大電路，組成渥爾曼電路，克服密勒效應。

圖2 渥爾曼電路的輸入電容

2.4 恒流源電路

如上述單端轉(zhuǎn)差分電路是通過差分放大電路實現(xiàn)，而差分放大電路工作是接上電流源，使得兩個晶體管發(fā)射極電流的和為一定值[9]。

在實際電路中，如圖1所示，R15、Q7、R14和R17、Q8、R16組成恒流源電路，CT1和CT2控制軟件輸出直流固定電壓，電壓使得Q7和Q8的BE間PN結(jié)導通后，R14和R16上端和下端也存在固定電壓。所以當R14和R16的阻值確定時，流過R14和R16的電流為恒定值，流過Q7和Q8的電流也為恒定值，從而使得差分晶體管Q1、Q2和Q3、Q4發(fā)射極的電流和也為恒定值。

2.5 射隨反饋電路

單端轉(zhuǎn)差分電路輸出端連接的是ADC，所以電路的輸出端須疊加后級ADC的共模電壓。如圖1所示，ADC輸出的共模參考電壓VCM經(jīng)RC濾波后輸入到運放U1的正端，從U1的輸出端引入負反饋，直流通路經(jīng)R15和Q9(電流驅(qū)動)的發(fā)射結(jié)、電阻R3、R4、R22以及R23反饋回到運放U1的負端，交流通路則通過電容C5反饋到U1的負端。直流通路的負反饋使得差分輸出端的共模電壓等于ADC輸出的VCM，交流通路的負反饋則是為了穩(wěn)定相位，防止振蕩[10]。通過單運放的射隨反饋回路，使得差分電路輸出端的共模電壓完全等于ADC輸入要求的共模電壓。

2.6 增益調(diào)整回路

由于差分放大電路雙端輸出的實際增益是和共發(fā)射極電路相同，而共發(fā)射極電路的電壓放大倍數(shù)Av=Vo/Vi=Rc/Re，所以差分放大電路的雙端輸出增益Av=Rc/Re。因此，只需在上述的晶體管差分電路中加入發(fā)射極電阻（圖1中的R5和R6）就能有效控制增益，使得電路增益Av=R3/R5（R4/R6）。

在電路實際應用中，只有單一增益往往無法滿足系統(tǒng)設(shè)計的要求。因為模擬信號的幅度有大有小，而ADC的最大輸入信號幅度卻是有限的，所以這就要求ADC前級電路具有不同的增益。

為了得到不同的增益，可在電路的信號輸入端SIG_IN和Vbias再并聯(lián)一組差分電路。SIG_IN連接Q10的基極，Vbias連接Q11的基極，Q10和Q11的集電極再分別接回Q1和Q2的集電極回路。Q10和Q11的發(fā)射極之間也需要有RC交流補償，而不同增益的實現(xiàn)就是由Q10和Q11的發(fā)射極電阻R24和R25決定，R3和R4的阻值已被固定，決定了Q1和Q2的增益。通過選定合適R24和R25的阻值，決定Q10和Q11回路的電壓增益Av=R3/R24（R4/R25）。R29、Q12以及R28為并聯(lián)的差分回路提供恒流源，CT3則是軟件控制的電平，在系統(tǒng)需要選用不同增益時輸出高電平，導通恒流源回路，同時關(guān)閉原來的恒流源回路。

同理，若兩組差分回路仍無法滿足增益要求，可再并聯(lián)一級差分回路來實現(xiàn)。但多級并聯(lián)也必然給PCB布局走線和不同的帶寬曲線控制帶來麻煩，所以并聯(lián)的級數(shù)不是越多越好。

綜上所述，單端轉(zhuǎn)差分的增益調(diào)整能力是通過并聯(lián)和切換差分回路、改變Re阻值來實現(xiàn)。

2.7 輸出電壓限幅控制

電路的差分輸出端須滿足ADC的輸入電氣特性，除上述的VCM外，還有ADC的輸入滿量程電壓。它是ADC正常工作的最大輸入電壓（共模+差模），超出范圍信號就會失真，因此電路輸出的共模和差模電壓須限制在這個滿量程電壓范圍內(nèi)。

共模電壓是在射隨反饋電路輸出的VCM再疊加SIG_IN直流分量與Vbias差值的放大輸出電壓。共模的限幅就是當SIG_IN直流分量在合理范圍內(nèi)，通過變化和限制Vbias的電壓量，從而限制電路輸出端疊加的直流電壓，保證輸出共模電壓在ADC的滿量程范圍內(nèi)。

差模的限幅是在確定電路增益、正負VCC以及恒流源電流后，通過調(diào)整R20的阻值來實現(xiàn)。從圖1正負VCC之間的任一電流通路可知，正負VCC的電壓和減去各個電阻和晶體管的壓降，就是電路單端能輸出的最大交流電壓。而只有R20與電路增益和恒流源電流無關(guān)，所以調(diào)整R20阻值能改變和限制電路輸出的最大交流電壓，從而限制雙端輸出的交流電壓，保證輸出差模電壓在ADC的滿量程范圍內(nèi)。

3 結(jié) 論

通過上述各個單元電路的整合，實現(xiàn)了單端轉(zhuǎn)雙端差分電路的完整設(shè)計。本電路已申請了發(fā)明專利，且已于2019年獲得專利授權(quán)。以上成果是為示波器模擬前端做的一次降成本設(shè)計，設(shè)計初期采用的ADC是HMCAD1511，后逐步擴展應用到其他ADC上。該設(shè)計的相關(guān)內(nèi)容已在幾款示波器上得以成功應用，目前適用帶寬200M以內(nèi)的機型。

本文雖然是為示波器的ADC應用而設(shè)計，但電路亦可應用到其他高速ADC的設(shè)計。