基于Verilog的汽車尾燈設計

蘇龍，周超，王一，何英昊（指導教師）

（大連理工大學城市學院，遼寧大連，116100）

0 引言

電子科技的設計技術和工具的快速發展，伴隨著集成電路的工藝技巧的迅速提升，現代電子集成自動化也不斷發生變化，使得以FPGA為基礎的車尾燈得到大力的發展，更加直觀、更簡單的設計和價格便宜的特點，使得它更有社會競爭力。社會日新月異的進步，汽車也成為了現代生活中必不可少的交通工具，而汽車尾燈更是汽車的重要部件，它投入在現代汽車的使用，可避免汽車在惡劣天氣受到干擾進而避免交通事故的發生。有了它使交通更加暢通。為了避免發生交通事故，汽車尾燈的閃爍成了交通安全的重要保障。

1 原理

FPGA(Field-Programmable Gate Array),即現場可編程門陣列，出現在專用集成電路(ASIC)領域中，同時也是在PLA、GAL、CPLD等可編程器件的基礎上進一步發展的產物，可以反復地編程、擦除、使用，在較短時間內就可完成電路的輸入、編譯、優化、仿真，直至芯片的制作，很大程度上提高了電子系統的靈活性與通用能力。

2 整體設計

汽車尾燈控制電路如圖1所示。環形計數器如圖2所示。

圖1 汽車尾燈控制電路

3 詳細設計

(1)給汽車尾部的左側和右側安裝三個指示燈（在DE2板上實驗通過發光二極管顯示），以實現設定的控制功能：

①當汽車正常駕駛時，6個發光二極管全不亮；

②當汽車處于右側轉彎中，右側三個發光二極管循環閃爍；

圖2 環形計數器

③當汽車處于左側轉彎中，左側三個發光二極管循環閃爍；

④當汽車處于倒車或者剎車過程中，所有發光二極管按CP信號同步點亮。

在Quartus II軟件平臺上建立計數器電路的頂層電路文件并完成編譯和仿真。

信號說明：

輸入信號：時鐘CLK（CP），直接清零CLK，控制模式 A0、A1。

輸出信號：汽車尾部左右兩側共有6個輸出信號，即L2、L1、L0 和 R2、R1、R0。

(2)設計原理：汽車尾燈控制電路的構成模塊部件有：組合邏輯電路、4/2線編碼器和環形計數器。控制模式A0和A1組合構成組合邏輯電路，輸出函數的組合環形計數器的狀態能夠由結合真值表獲得，如上圖2所示。通過時鐘信號脈沖CLK（CP）來控制模式A0、A1。

(3)頂層文件—原理圖，仿真圖如圖3所示。

圖4為分頻模塊，clk輸入外部時鐘信號，clk2為時鐘輸出信號。為了能在DE2開發板上實現這個設計，由于輸入時鐘信號50MHz頻率過高，在系統中無法使用，而分頻器能夠使高頻率時鐘信號轉換成低頻率時鐘信號，因此將其分成頻率相對較低的輸入時鐘信號。該分頻器便實現了將50MHz時鐘信號分成1Hz的功能。

圖5為汽車尾燈控制模塊，也是該系統的核心模塊。在此模塊中有以下輸入信號：clk 為經過分頻的時鐘輸入；I1、I2、I3分別為左轉彎控制開關、右轉彎控制開關、急剎或倒車控制開關；L0、L1、L2為左轉彎三個尾燈，R0、R1、R2為右轉彎三個尾燈。該模塊實現的功能為：I1開啟，I2和I3關閉，此時為左轉彎，L0、L2、L3循環亮滅；I2開啟，I1和I3關閉，此時為右轉彎，R0、R1、R2循環亮滅；I3開啟，此時為急剎或倒車，I1和I2無論是開啟還是關閉，六個尾燈全部點亮。

圖3 仿真圖

圖4 分頻模塊

圖5 尾燈控制模塊

4 仿真

圖6 波形圖

如圖6所示，當輸入信號I3啟用高電平時，6個發光二極管全部點亮；當輸入信號I2啟用高電平時，右側3個發光二極管循環閃爍，左側發光二極管處于滅狀態，相當于啟動右轉彎警報功能；當輸入信號I1啟用高電平時，左側3個發光二極管循環閃爍，左側發光二極管處于滅狀態，即實現左轉彎警報功能。控制電路中I3有最高的優先級，其次是I2，I1最低。當輸入信號全為低電平時，發光二極管全滅。

5 驗證實驗

當輸入信號全部設置成低電平時，六個發光二極管都不點亮；當I1輸入高電平時，發光二極管綠燈循環閃爍即處于左轉彎狀態如圖7所示；當I2輸入高電平時，發光二極管紅燈循環閃爍即處于右轉彎狀態如圖8所示；當I3輸入高電平時，發光二極管紅、綠燈全亮即處于急剎車或倒車狀態如圖9所示。輸入電平優先級I3＞I2＞I1。

圖7 左轉彎

圖8 右轉彎

圖9 急剎車或倒車

6 總結

汽車尾燈是汽車的主要部分，在我們的生活中必不可少，它的存在讓我們的安全得以保障，正是有了它我們的城市交通得以正常運行。本次設計中通過使用FPGA和Verilog的知識，讓其能夠按照規律變化，在不斷地實踐和改進中對其有了更深入的了解。在現代中汽車的使用已經達到了普及的地步，本設計不僅簡單，而且更加可靠，能夠全面的實現左轉彎、右轉彎和剎車倒車的功能，在價格方面也經濟實惠，適合大規模投入工廠使用，具有生產性，實用性，是具有相當好的發展前景的。