基于代碼反匯編的電路板測試方法研究

袁榮，劉良勇，李金猛

（國營蕪湖機械廠，安徽蕪湖 240007）

傳統(tǒng)軟件要正確在某一平臺上運行，則應(yīng)遵循該平臺的一個基本約定。此約定在上層或正向的高級語言開發(fā)中不體現(xiàn)，但是在底層匯編級正向或逆向開發(fā)中必須嚴(yán)格遵循，這一約定被稱為ABI（應(yīng)用二進(jìn)制接口），ABI 規(guī)定了寄存器用途，調(diào)用棧結(jié)構(gòu)。嵌入式系統(tǒng)軟件除了具備上層應(yīng)用軟件的所有特征，還體現(xiàn)在硬件的緊密關(guān)聯(lián)上，嵌入式軟件源碼經(jīng)過編譯鏈接后的源碼無法運行在其他硬件平臺上，甚至在使用相同處理器的其他平臺也無法運行，這是嵌入式軟件復(fù)雜性的直接體現(xiàn)[1]。

近年來，航空電子產(chǎn)品發(fā)展快速，模塊化、組件化、數(shù)字化程度不斷提高，板件中集成了大量可編程器件，在航電維修過程中，部分板件沒有資料，在對硬件理解的基礎(chǔ)上并不能掌握板件的工作原理和工作流程，提出了一種利用反匯編的方法對嵌入式板件進(jìn)行工作流程梳理。

1 反匯編方法研究

利用芯片公司的IDA 軟件開展電路板的在線軟件代碼讀取和備份,利用反編譯工具反編譯軟件代碼[2]，得到各個模塊對應(yīng)的匯編文件，對匯編文件進(jìn)行分析，主要內(nèi)容為對模塊的初始化、數(shù)據(jù)流向、硬件空間地址分配進(jìn)行分析[3],形成數(shù)據(jù)流程圖和模塊框圖。

1.1 形成數(shù)據(jù)流程

分析反編譯出來的匯編文件[4]、芯片與外設(shè)間的數(shù)據(jù)交互過程，結(jié)合硬件空間地址，形成boot 的啟動流程以及模塊間的數(shù)據(jù)交互流程[5]。某型電路板反編譯后分析的數(shù)據(jù)流程如圖1所示。

圖1 某型電路板通過反匯編分析的程序流程圖

1.2 模塊劃分

結(jié)合硬件空間地址分配和boot 啟動流程[6]，分析出嵌入式板卡的大致模塊劃分情況[7]，某型待測電路板劃分后的情況如圖2 所示。

圖2 某型電路板模塊劃分

2 測試硬件設(shè)計

測試平臺系統(tǒng)為待測板卡提供一個信號檢測、信號激勵與仿真、電源供電等資源的通用平臺，針對被測板卡提供通用的測試板卡，并提供適配的轉(zhuǎn)接板。

機箱中集成了電源、通用測試板卡、仿真器，電源采用長峰的直流電源，提供±12 V，±5 V 的電壓，測試板卡提供了GPIO、通用測試口、串口、LVDS、可編程時鐘、ADC、DAC、VGA 接口等資源，仿真器提供了Xilinx-FPGA/CPLD、TI-DSP、ADI-ARM 仿真器。方案框圖如圖3 所示。

圖3 系統(tǒng)方案框圖

2.1 板卡方案

通用測試板卡為待測板卡提供適配的GPIO、串口、時鐘、LVDS、AD/DA 等資源，將常見的串口、USB、LVDS 接口等集中到板卡上，并通過轉(zhuǎn)接板與待測模塊進(jìn)行匹配，板卡設(shè)計方案如圖4 所示。

圖4 板卡設(shè)計方案

2.2 測試主板硬件設(shè)計

測試主板的硬件設(shè)計框圖如圖5 所示。

圖5 測試主板硬件框圖

2.2.1 FPGA芯片

主要FPGA 是XC7K325T-2FFG900I。

2.2.2 電源設(shè)計

電源芯片使用ADI 公司的LTM4644，將5 V 電壓轉(zhuǎn)化成1.0 V、1.8 V 和3.3 V。LTM4644 是一個四路DC/DC 降壓型且單路輸出4 A 的μModule 穩(wěn)壓器[8]，內(nèi)含開關(guān)控制器、功率FET、電感器和支持組件。在4～14 V 或2.375～14 V 的輸入電壓范圍內(nèi)支持0.6～5.5 V 的輸出電壓范圍[9]。

2.2.3 網(wǎng)絡(luò)模塊設(shè)計

網(wǎng) 絡(luò) 芯 片 采 用W5300 芯 片[10]，W5300 是 一 款0.18 μm CMOS 技術(shù)的芯片，自帶10/100 以太網(wǎng)控制器,并集成TCP/IP 協(xié)議。W5300 專為易于實現(xiàn)的Internet 嵌入式應(yīng)用程序而設(shè)計，具有高穩(wěn)定性、高性能和低成本等特性[11]。

2.2.4 串 口

串口采用MAX3232EUE芯片和MAX490ESA芯片。

2.2.5 A/D和D/A電路設(shè)計

模數(shù)轉(zhuǎn)換芯片采用AD9430BSVZ，數(shù)模轉(zhuǎn)換芯片采用AD9753AST，時鐘為60 MHz。

3 測試軟件設(shè)計

3.1 上位機軟件設(shè)計

3.1.1 測試功能

上位機軟件會提供相應(yīng)的操作按鈕，只需點擊一下，就可對板卡的相應(yīng)部分進(jìn)行檢測，如果檢測沒問題，上位機軟件在對應(yīng)測試按鈕的地方指示燈會按要求指示，同樣如果有問題，指示燈會指示，對應(yīng)的上位機軟件界面也會打印信息，供使用者查看[12-13]。測試過程示意圖如圖6 所示。

圖6 測試過程示意圖

3.1.2 測試原理

通過UDP 網(wǎng)絡(luò)以及RS232 串口通信來實現(xiàn)上位機軟件與板卡之間的信息交互，根據(jù)約定好的協(xié)議報文來讀取板卡里的信息，上位機軟件的發(fā)送端對網(wǎng)絡(luò)通信的確定以及所要測試的板卡信息進(jìn)行分類發(fā)送，可集中針對測試的部分進(jìn)行測試，上位機軟件測試原理如圖7 所示，測試流程如圖8 所示。

圖7 上位機軟件測試原理圖

圖8 測試流程圖

3.1.3 通信原理

上位機軟件與板卡之間通過UDP 網(wǎng)絡(luò)進(jìn)行信息的交互，主要定義了包括IP、端口在內(nèi)的協(xié)議報文，報文里根據(jù)發(fā)送識別號的不同，分別對應(yīng)板卡各個部分的信息，板卡在接收到對應(yīng)的信息之后對上位機進(jìn)行回復(fù)操作，上位機根據(jù)該回復(fù)指令與之前的協(xié)議報文進(jìn)行對照，若出現(xiàn)不同，則亮紅燈，若相同，則表示板卡正常，亮綠燈[14]。

在板卡出現(xiàn)故障時，上位機軟件與板卡之間進(jìn)行RS232 串口通信，根據(jù)板卡之間約定好的串口號、波特率、數(shù)據(jù)位、校驗位、停止位等信息，完成與板卡之間的串口通信。當(dāng)打開串口時，板卡會回復(fù)連接正常等信息，在進(jìn)行板卡測試時，串口發(fā)送端發(fā)送某一特定的數(shù)字（與板卡之間約定好的數(shù)字）就可完成對板卡特定部分狀態(tài)的檢測，板卡會根據(jù)發(fā)送指令，檢測完成后給上位機串口回復(fù)該狀態(tài)信息，并顯示在上位機軟件界面，操作者根據(jù)上位機讀取到的信息進(jìn)行相應(yīng)的操作。

3.1.4 測試結(jié)果

根據(jù)上位機測試的結(jié)果，操作者能夠很好地檢測被測板卡的狀態(tài)信息，并快速處理板卡之間存在的問題。FPGA 調(diào)用正確板卡的信息與被測板卡信息進(jìn)行比對，最后通過上位機軟件直觀地將測試結(jié)果顯示在界面上。操作者可根據(jù)測試結(jié)果記錄板卡出現(xiàn)的問題及板卡出現(xiàn)錯誤的現(xiàn)象，測試結(jié)果如圖9所示。

圖9 測試結(jié)果

3.2 下位機測試軟件設(shè)計

3.2.1 通信確認(rèn)設(shè)計

FPGA 芯片起到接收上位機命令的作用，上位機和FPGA 之間交互數(shù)據(jù)采用的是UPD 協(xié)議，報文格式是自定義格式[15]。首先是建立連接，上位機發(fā)送詢問碼給測試主板，測試主板回復(fù)特定字符給上位機，上位機正確收到，表示連接建立。通訊確認(rèn)點擊之后，上位機下發(fā)通訊確認(rèn)字符，測試主板收到后向系統(tǒng)串口打印字符碼。對于不同的板卡界面，當(dāng)點擊切換串口命令的選項會讓測試主板將串口連接切換到對應(yīng)的板卡接口上。如果板卡連接不對，則會出現(xiàn)亂碼[16-18]。

3.2.2 串口切換設(shè)計

測試主板通過網(wǎng)絡(luò)收到上位機切換串口的命令。測試主板根據(jù)數(shù)據(jù)包的串口號，在FPGA里將連接到上位機的串口線切換到網(wǎng)絡(luò)包指定的串口線。

4 結(jié)束語

文中選擇某型飛機上的3 塊典型板件，通過直接在線讀取替換或軟件移植等方式，對電路板上的處理器、存儲器、配置芯片和可編程邏輯器件等的內(nèi)部核心代碼進(jìn)行備份，并針對部分匯編程序開展分析，理解模塊在工作狀態(tài)的原理，再通過正向開發(fā)的方式實現(xiàn)了該類型板件的測試與故障定位，對復(fù)雜機載電路板的測試具有一定的參考價值。