AD9643的多通道采樣板設(shè)計(jì)

中國(guó)電子科技集團(tuán)公司第二十研究所 劉浩楠

AD9643是一款由ADI公司出產(chǎn)的14位雙通道模數(shù)轉(zhuǎn)換器，最大采樣率為250MSPS，采用SPI串行接口配置寄存器設(shè)置及輸入控制信號(hào)。這款雙通道ADC采用多級(jí)、差分流水線架構(gòu)，并集成了輸出糾錯(cuò)邏輯。每個(gè)ADC均具有寬帶寬輸入，支持用戶可選的各種輸入范圍。

1 系統(tǒng)組成

該采樣板選用1片XILINX公司的XC7K325T-2FFG900I為處理核心，可Pin-to-pin兼容復(fù)旦微電子所的FPGA，型號(hào)為JFM7K325T，外掛256Mb NOR FLASH，其讀取速率可穩(wěn)定工作在10MHz，采用16位BPI方式加載。兩片AD9643實(shí)現(xiàn)4通道信號(hào)采樣。1片時(shí)鐘管理芯片GM4526C，片上繼承了鎖相環(huán)與壓控振蕩器，可輸出LVPECL與LVDS電平信號(hào)。硬件結(jié)構(gòu)如圖1所示。

2 邏輯模塊設(shè)計(jì)

采樣板邏輯模塊包含上電復(fù)位模塊、AD轉(zhuǎn)換器配置模塊、時(shí)鐘管理芯片配置模塊、AD數(shù)據(jù)轉(zhuǎn)換模塊、指令譯碼模塊、DDC模塊（含DDS正交時(shí)鐘IP核和三種帶寬的低通濾波器IP核）、輸出數(shù)據(jù)存儲(chǔ)模塊、數(shù)據(jù)輸出模塊。

圖1 硬件結(jié)構(gòu)示意圖

圖2 采樣板工作時(shí)序

采樣板邏輯軟件的主要功能是對(duì)三個(gè)通道的中頻信號(hào)進(jìn)行中頻采樣、數(shù)字下變頻處理。采樣時(shí)鐘選擇160MHz；DDC算法：用DDS產(chǎn)生75MHz正交本振時(shí)鐘數(shù)據(jù)，用AD采樣后的回波數(shù)據(jù)與正交本振時(shí)鐘數(shù)據(jù)相乘后，再經(jīng)過(guò)低通濾波器濾波，產(chǎn)生零中頻回波數(shù)據(jù)。共產(chǎn)生3種帶寬的低通濾波器，回波數(shù)據(jù)同時(shí)輸入至3種帶寬的低通濾波器，在輸出時(shí)根據(jù)信號(hào)帶寬選擇輸出有效數(shù)據(jù)。DDC連續(xù)工作，在和波門前沿和距離波門前沿有效時(shí)（經(jīng)過(guò)必要的延遲）存儲(chǔ)DDC結(jié)果，在讀數(shù)脈沖有效時(shí)輸出預(yù)先存儲(chǔ)好的數(shù)據(jù)。其中AD轉(zhuǎn)換器輸出的四個(gè)通道數(shù)據(jù)（包括三個(gè)通道的回波數(shù)據(jù)和一個(gè)通道的自檢數(shù)據(jù)）經(jīng)過(guò)差分轉(zhuǎn)單端、雙通道數(shù)據(jù)分離（IDDR），得到三路數(shù)字回波數(shù)據(jù)和一路自檢數(shù)據(jù)；三路數(shù)字回波數(shù)據(jù)經(jīng)過(guò)DDC處理，輸出三組零中頻回波IQ數(shù)據(jù)。

輸入信號(hào)說(shuō)明：來(lái)自頻合器的系統(tǒng)時(shí)鐘、板載晶振時(shí)鐘、AD轉(zhuǎn)換器輸出的回波數(shù)據(jù)（含部分控制信號(hào)）為差分信號(hào)，其余信號(hào)均為離散IO信號(hào)。

3 工作時(shí)序

采樣板板上的控制信號(hào)都是電平信號(hào)，是在休止期更新，在工作期是持續(xù)有效的，因此實(shí)時(shí)判斷即可。

數(shù)字下變頻（DDC）：在觸發(fā)脈沖前沿有效時(shí)，復(fù)位本振DDS，確保三個(gè)通道的相對(duì)相位穩(wěn)定；DDC以觸發(fā)脈沖為節(jié)拍，在PRF周期內(nèi)全程處理。

以觸發(fā)脈沖為時(shí)間基準(zhǔn)開始DDC處理；以波門脈沖為時(shí)間基準(zhǔn)存儲(chǔ)DDC結(jié)果（或自檢采樣數(shù)據(jù)）；以讀數(shù)脈沖為時(shí)間基準(zhǔn)輸出DDC結(jié)果（或自檢采樣數(shù)據(jù)）。

采樣板工作時(shí)序見圖2所示。

4 時(shí)鐘管理設(shè)計(jì)

GM4526C是一款能提供亞皮秒級(jí)抖動(dòng)性能的多輸出功能的時(shí)鐘分配器，片上壓控振蕩器調(diào)諧頻率從1.75GHz到2.25GHz。共有6個(gè)LVPECL電平輸出（兩兩共用一個(gè)通道分頻器）和4個(gè)LVDS電平輸出，LVPECL電平輸出通道分頻器的分頻比為1到32，而LVDS電平輸出所允許的最大分頻比為1024，支持用戶靈活的調(diào)節(jié)輸出頻率。

圖3 環(huán)路濾波器

GM4526C包含一個(gè)片上鎖相環(huán)以及一個(gè)片上VCO，鎖相環(huán)模塊可以與片上VCO組成一個(gè)完整的鎖相環(huán)，也可以與外部VCO或VCXO組成一個(gè)完整的鎖相環(huán)。鎖相環(huán)需要外部環(huán)路濾波器，通常有一些電阻和電容組成。每個(gè)具體的PLL設(shè)置都需要專門計(jì)算環(huán)路濾波器。各元件的取值與VCO頻率、VCO增益、PFD共頻率以及CP電流、帶寬、相位裕度等都有關(guān)系。環(huán)路濾波器影響鎖相環(huán)的相位噪聲、環(huán)路鎖定時(shí)間以及環(huán)路穩(wěn)定性。環(huán)路濾波器配置如圖3所示。

5 電源模塊設(shè)計(jì)

電源模塊選用HCE4644MB以及HCE74401來(lái)輸出所需要的各種電平，通過(guò)HCE4644MB的PGOOD和RUN管腳互連，來(lái)實(shí)現(xiàn)FPGA的上電順序，推薦上電順序?yàn)閂CCINT-＞VCCAUX-＞VCCO。以此推薦的上電順序加電時(shí)，在加電過(guò)程中，IO引腳仍然保持在高阻態(tài)。每種電源的上電爬升時(shí)間應(yīng)在0.2ms～50ms之間。該電源模塊共用到1V、A1.8V、1.8V、3.3V、A3.3V、D5V等6種電平，電源模塊如圖4所示。

圖4 電源示意圖

采樣板內(nèi)AD9643需要模擬1.8V，時(shí)鐘管理芯片GM4526C需要模擬3.3V，由于噪聲對(duì)模擬電源影響較大，故本文選用LDO提供模擬電，LDO噪聲較小。加上外尾的LC濾波，可以為采樣板提供性能更好的模擬電，可以滿足模擬電路對(duì)低噪聲的需求。此外，該采樣板還設(shè)計(jì)有電源保護(hù)電路，電源指示燈，F(xiàn)PGA加載燈，用以保證采樣板工作可靠與穩(wěn)定。

6 接口模塊

該采樣板外部具有1個(gè)用于輸入時(shí)鐘管理芯片的射頻信號(hào)，4個(gè)用于輸入到兩片AD9643的射頻信號(hào)，外部輸入FPGA的5V TTL控制信號(hào)。TTL信號(hào)經(jīng)JS1400轉(zhuǎn)換為L(zhǎng)VTTL信號(hào)輸入到FPGA。ADC采樣的數(shù)據(jù)經(jīng)過(guò)DDC之后輸出，同樣是經(jīng)JS1400轉(zhuǎn)換為TTL信號(hào)輸出至板外。

結(jié)束語(yǔ)：該采樣板以AD9643與FPGA為核心器件，設(shè)計(jì)了一款多通道采樣板，滿足系統(tǒng)的采樣需求，支持多通道數(shù)據(jù)同步，同時(shí)選用GM4526C保證了時(shí)鐘的低相噪與低抖動(dòng)，滿足了系統(tǒng)的性能需求。同時(shí)，采樣后對(duì)數(shù)據(jù)進(jìn)行DDC處理，輸出IQ數(shù)據(jù)，滿足了系統(tǒng)對(duì)數(shù)據(jù)的處理與傳輸要求。該采樣板在某雷達(dá)中得到了驗(yàn)證，滿足系統(tǒng)設(shè)計(jì)需求。