一種SoC研制流程及結(jié)構(gòu)化優(yōu)化方法研究

杜 斐，何嘉文，郭 蒙，蔡葉芳，田 澤

(航空工業(yè)西安航空計(jì)算技術(shù)研究所，陜西 西安 710068)

0 引 言

SoC技術(shù)是目前武器裝備電子系統(tǒng)低功耗、高性能、高可靠、超小型化的關(guān)鍵支撐技術(shù)，其以IP復(fù)用為基礎(chǔ)，以軟硬件協(xié)同設(shè)計(jì)為手段，以芯片為載體，具有高集成度、高復(fù)雜度的特征。其研制過(guò)程涉及軟件、硬件、系統(tǒng)、制造、封裝、測(cè)試、應(yīng)用驗(yàn)證、芯片定型考核以及最終工程應(yīng)用等多個(gè)專(zhuān)業(yè)技術(shù)領(lǐng)域和產(chǎn)業(yè)環(huán)節(jié)[1-4]。

隨著超大規(guī)模集成電路的飛速發(fā)展，集成電路產(chǎn)品更新?lián)Q代的周期越來(lái)越短，與此同時(shí)，航空產(chǎn)品任務(wù)量大幅度的增加，也在很大程度上考驗(yàn)著集成電路產(chǎn)品的研制質(zhì)量和周期。目前流行于網(wǎng)絡(luò)及各種教材的數(shù)字芯片研制流程僅適合入門(mén)者泛泛了解，不具備優(yōu)秀工程流程的全部要素，也不足以指導(dǎo)實(shí)際的芯片研制項(xiàng)目。結(jié)合項(xiàng)目實(shí)際情況，該文提出一種切實(shí)可行的SoC研制流程方法。并根據(jù)項(xiàng)目研發(fā)過(guò)程經(jīng)驗(yàn)，對(duì)此流程方法提出了結(jié)構(gòu)優(yōu)化的方法，從而加速了產(chǎn)品開(kāi)發(fā)效率，提高了產(chǎn)品質(zhì)量[5-6]。

1 SoC研制流程概述

SoC研制流程是以用戶(hù)需求為原始輸入，將其轉(zhuǎn)換為用戶(hù)可用SoC芯片及其必要附屬物的全過(guò)程中，一系列相互關(guān)聯(lián)、相互作用的活動(dòng)。SoC研制不僅僅是單純做出芯片，而是需要完成芯片“產(chǎn)品包”的交付，其中產(chǎn)品包指完成一項(xiàng)主要產(chǎn)品的開(kāi)發(fā)，而必須在開(kāi)發(fā)過(guò)程中或最終的交付總和，產(chǎn)品包包括主交付SoC芯片、支持驗(yàn)證與測(cè)試過(guò)程交付、支持芯片銷(xiāo)售與應(yīng)用的解決方案(輔助交付)、相關(guān)文檔與資料、產(chǎn)品知識(shí)產(chǎn)權(quán)交付。SoC研制流程的作用：規(guī)定和固化完成“產(chǎn)品包” 交付的工作行為及步驟 ，使得各部門(mén)協(xié)調(diào)有序不扯皮，各環(huán)節(jié)堵塞漏洞不違規(guī)，各崗位互相制約受監(jiān)督[7-10]。

2 SoC研制流程結(jié)構(gòu)優(yōu)化方法

識(shí)別SoC研制特征，優(yōu)化現(xiàn)行流程，規(guī)范化、制度化。以提高績(jī)效為目的，對(duì)SoC研制項(xiàng)目的業(yè)務(wù)流程進(jìn)行梳理、分析、改善和監(jiān)控，并通過(guò)不斷優(yōu)化以及持續(xù)規(guī)范化、標(biāo)準(zhǔn)化，有效降低業(yè)務(wù)處理成本，提高效率，使流程能快速反映市場(chǎng)與用戶(hù)需求，提升決策反應(yīng)能力，使SoC研制流程成為適合新技術(shù)條件下及新組織架構(gòu)下的研發(fā)模式和項(xiàng)目實(shí)際[11-13]。

2.1 優(yōu)秀工程流程具備的特點(diǎn)

(1)結(jié)構(gòu)合理。

層次自上而下，描述階段、步驟、任務(wù)及活動(dòng)，越到下層越具體。

(2)定義清晰。

每項(xiàng)工作都在流程中明確規(guī)定，所有與芯片項(xiàng)目相關(guān)的人員都能清楚他們參與什么工作，應(yīng)該用什么方法完成。

(3)涵蓋項(xiàng)目全周期。

流程涵蓋從起始端(用戶(hù)需求)到結(jié)束端(市場(chǎng)應(yīng)用)的項(xiàng)目全生命周期。

(4)要素齊備。

流程中每項(xiàng)活動(dòng)的描述有唯一責(zé)任人，有明確的輸入輸出樣板，明確的評(píng)價(jià)要素，以及明確的時(shí)間界限。

2.2 普通數(shù)字流程缺點(diǎn)

目前流行于網(wǎng)絡(luò)及各種教材的數(shù)字芯片流程如圖1和圖2所示。

圖1 VSI聯(lián)盟的SoC設(shè)計(jì)流程

圖2 一般的軟硬件協(xié)同設(shè)計(jì)方法學(xué)

此類(lèi)流程僅適合入門(mén)者泛泛了解，不具備優(yōu)秀工程流程的全部要素，也不足以指導(dǎo)實(shí)際的芯片研制項(xiàng)目[14-15]。

2.3 數(shù)字集成電路研制流程

從功能、性能等角度提取特征、充分挖掘并進(jìn)行分析及細(xì)化，提出系統(tǒng)對(duì)芯片功能、性能及接口等基本要求，并充分考慮芯片未來(lái)發(fā)展及生命周期，對(duì)需求進(jìn)行科學(xué)表征、充分驗(yàn)證，最終形成需求規(guī)范。以需求獲取階段輸出的需求規(guī)范為輸入，提出一種滿(mǎn)足需求的最優(yōu)芯片軟硬件系統(tǒng)方案。系統(tǒng)級(jí)設(shè)計(jì)階段最終輸出芯片的功能規(guī)范、體系結(jié)構(gòu)設(shè)計(jì)、驗(yàn)證實(shí)施方案、詳細(xì)設(shè)計(jì)、軟件需求說(shuō)明書(shū)以及軟件詳細(xì)設(shè)計(jì)。通過(guò)進(jìn)行軟硬件協(xié)同設(shè)計(jì)、軟硬件協(xié)同驗(yàn)證、物理設(shè)計(jì)與驗(yàn)證、管殼及封裝設(shè)計(jì)等步驟，最終輸出物理版圖以及配套文檔并交付芯片制造廠商。流片、封裝屬于芯片制造過(guò)程，SoC研制流程重點(diǎn)關(guān)注芯片的測(cè)試過(guò)程[16-17]。

SoC研制流程如圖3所示。

圖3 SoC研制流程

2.4 數(shù)字集成電路實(shí)現(xiàn)流程

集成電路設(shè)計(jì)和開(kāi)發(fā)控制要求定義七項(xiàng)活動(dòng)分別是：

01立項(xiàng)論證->02需求獲取及項(xiàng)目策劃->03系統(tǒng)級(jí)設(shè)計(jì)->04前端設(shè)計(jì)->05后端及封裝設(shè)計(jì) ->06流片及封裝->07測(cè)試及設(shè)計(jì)開(kāi)發(fā)確認(rèn)

數(shù)字集成電路實(shí)現(xiàn)流程管理規(guī)定5個(gè)階段及工作流程分別是：

1)方案階段(F)。

·立項(xiàng)

·需求調(diào)研

·項(xiàng)目策劃

2)設(shè)計(jì)階段(C)。

·系統(tǒng)設(shè)計(jì)

*體系架構(gòu)設(shè)計(jì)

*需求細(xì)化

·前端設(shè)計(jì)

*模塊/IP設(shè)計(jì)驗(yàn)證

*軟件設(shè)計(jì)測(cè)試

*互聯(lián)、集成

*虛擬仿真驗(yàn)證

*FPGA原型驗(yàn)證

·后端及封裝設(shè)計(jì)

*物理設(shè)計(jì)

*管殼定制

*封裝工藝設(shè)計(jì)

*夾具定制

3)試制階段(S)。

·流片封裝

·摸底試驗(yàn)

*ATE測(cè)試

*可靠性試驗(yàn)

*環(huán)境適應(yīng)性試驗(yàn)

·功能驗(yàn)證

*樣片測(cè)試

*協(xié)議符合性測(cè)試

*系統(tǒng)應(yīng)用驗(yàn)證

*初樣試用

4)定型階段(D)。

·定型準(zhǔn)備

·研制總結(jié)

·所級(jí)定型

·用戶(hù)定型

數(shù)字集成電路階段劃分明確，步驟描述具體，可以正常運(yùn)行，但還有以下方面可以進(jìn)行優(yōu)化：

(1)結(jié)構(gòu)化、層次化還不十分明顯，需制定對(duì)應(yīng)的子流程和支撐流程；

(2)未指導(dǎo)項(xiàng)目團(tuán)隊(duì)及資源按階段動(dòng)態(tài)組建、配置和釋放，易導(dǎo)致冗余資源占用嚴(yán)重；

(3)項(xiàng)目管理方面的步驟與活動(dòng)不夠全面；

(4)對(duì)于活動(dòng)角色只定義到了項(xiàng)目組一級(jí)，流程責(zé)任人不明確；

(5)業(yè)務(wù)線(決策關(guān)鍵控制點(diǎn))與技術(shù)線(技術(shù)類(lèi)評(píng)審)未明確區(qū)分、關(guān)鍵控制點(diǎn)不明確；

(6)對(duì)執(zhí)行的監(jiān)控和約束不足。

3 結(jié)構(gòu)化SoC研發(fā)流程

3.1 SoC研制項(xiàng)目流程優(yōu)化思路

面向SoC項(xiàng)目全周期，將流程按階段結(jié)構(gòu)化，并分層、分級(jí)，形成三級(jí)流程體系，并實(shí)現(xiàn)統(tǒng)一化、規(guī)范化。

一級(jí)流程：面向階段和評(píng)審點(diǎn)。

二級(jí)流程：各階段子流程，指導(dǎo)項(xiàng)目組對(duì)各階段業(yè)務(wù)、人員及資源的管理。

三級(jí)流程：部分專(zhuān)業(yè)技術(shù)的開(kāi)發(fā)流程以及各職能(專(zhuān)業(yè)領(lǐng)域)角色的流程、關(guān)鍵交付件模板等。

梳理、修訂一級(jí)流程的主要活動(dòng)，使其結(jié)構(gòu)界面更清晰、更適應(yīng)項(xiàng)目實(shí)際。

識(shí)別出SoC芯片研制過(guò)程中的里程碑點(diǎn)和關(guān)鍵控制點(diǎn)(業(yè)務(wù)決策評(píng)審點(diǎn)DCP、技術(shù)評(píng)審點(diǎn)TR、關(guān)鍵里程碑/事件點(diǎn))。

建立規(guī)范的芯片研制決策評(píng)審機(jī)制和技術(shù)評(píng)審流程及操作指導(dǎo)。

流程涵蓋跨職能、跨專(zhuān)業(yè)的項(xiàng)目團(tuán)隊(duì)角色，能指導(dǎo)角色自身及職能(專(zhuān)業(yè)領(lǐng)域)負(fù)責(zé)人對(duì)本職能或?qū)I(yè)的業(yè)務(wù)管理。

3.2 結(jié)構(gòu)化的流程設(shè)計(jì)思想

第一層次：階段(一級(jí)流程)。

作用：決策層進(jìn)行階段評(píng)審和投入，總體把握研發(fā)進(jìn)程。

第二層次：步驟(二級(jí)流程)。

作用：管理層識(shí)別和設(shè)置各階段關(guān)鍵步驟。

第三、四層次：任務(wù)和活動(dòng)(三級(jí)流程)。

作用：執(zhí)行層具體完成流程中的活動(dòng)，是操作說(shuō)明。

3.3 結(jié)構(gòu)化SoC研發(fā)流程的實(shí)施方式

結(jié)構(gòu)化SoC研制流程的實(shí)施方式如圖4所示。

圖4 結(jié)構(gòu)化SoC研制流程的實(shí)施方式

3.4 結(jié)構(gòu)化SoC研制流程關(guān)鍵控制點(diǎn)

結(jié)構(gòu)化SoC研制流程關(guān)鍵控制點(diǎn)如圖5所示。

圖5 結(jié)構(gòu)化SoC研制流程關(guān)鍵控制點(diǎn)

3.5 結(jié)構(gòu)化研制流程主要人員、活動(dòng)及各階段輸出

結(jié)構(gòu)化研制流程主要人員、活動(dòng)及各階段輸出如圖6所示。

圖6 結(jié)構(gòu)化研制流程主要人員、活動(dòng)及各階段輸出

4 結(jié)束語(yǔ)

SoC技術(shù)的發(fā)展把集成電路帶入低風(fēng)險(xiǎn)、靈活性強(qiáng)和開(kāi)發(fā)迅速的時(shí)代，為中國(guó)的微電子技術(shù)提供了更科學(xué)的方法和技術(shù)。結(jié)合項(xiàng)目實(shí)際情況，該文提出一種切實(shí)可行的SoC研制流程方法，并總結(jié)項(xiàng)目研發(fā)過(guò)程經(jīng)驗(yàn)，對(duì)此流程方法提出了結(jié)構(gòu)優(yōu)化的方法，從而進(jìn)一步加速了產(chǎn)品開(kāi)發(fā)效率，提高了產(chǎn)品質(zhì)量，節(jié)省了產(chǎn)品研發(fā)成本，滿(mǎn)足了細(xì)分市場(chǎng)客戶(hù)需求，提高了產(chǎn)品占有率。