單元數字化收發SIP的研究

唐 亮，陳利杰

（中國電子科技集團公司第三十八研究所，安徽 合肥 230088）

0 引 言

隨著相控陣雷達的發展，射頻與微波收發模塊經歷了從分立多通道模塊到多通道模擬陣列模塊以及現在多通道數字陣列模塊的發展歷程。未來高性能相控陣雷達的發展也對數字陣列模塊提出了更高的要求，而系統級封裝集成技術的發展使其實現成為可能[1,2]。半導體技術的快速發展推動了微波系統集成技術在軍事和民用領域的快速發展。在物理尺寸方面，具備獨立能力的微波芯片體積向納米量級發展；在功能方面，實現在有限條件下芯片和系統能力的最大化。單元數字化收發SIP是應用先進的系統級封裝技術，集模擬、數字以及高速傳輸的多功能芯片等器件,將接收支路和發射支路有機結合起來的核心模組[3]。

本文介紹了一種S頻段單元數字化收發SIP模塊的研制，SIP使用器件包括CMOS、GaAs、GaN以及MEMS等。通過單元數字化架構設計、AlN基板一體化設計、腔體架構和器件布局，實現了SIP的小型化并達到了優異的指標。

1 SIP設計

1.1 總體設計

單元數字化收發SIP功能包括低噪聲放大、功率放大、上下變頻、高速采集、波形產生以及調制電源等，實現框圖如圖1所示。收發之間采用環行器，在接收支路采用平衡式低噪放，天線端的反射信號被平衡式低噪放中電橋的負載吸收，從而保證了收發狀態良好的駐波匹配[4]。

圖1 數字化收發單元實現框圖

單元數字化收發SIP集成度高，電磁兼容性復雜，采用了新材料和新工藝，這些應用都提高了數字收發單元設計、制造及工藝裝配的難度。SIP通過MCM高密度微組裝工藝，集成低噪聲放大、GaN功率放大、變頻以及調制電源等芯片，實現模擬射頻前端的功能，同時搭載了高速ADC、DDS及電源等元件，實現了單通道數字高速采集和波形產生等功能[5]。

1.2 接收支路設計

SIP接收支路主要完成信號的低噪聲放大，并對射頻工作頻帶外信號進行濾波，經過頻譜搬移后，對中頻信號進行模數轉換，完成信號采集，送FPGA進行處理。對接收支路具體增益分配如圖2所示，可計算出接收模擬前端的噪聲系數NF=2.06 dB

圖2 接收支路指標分配

綜合考慮ADC對接收機噪聲系數的影響，將ADC看成是一個附加噪聲源，通過計算出接收模擬前端與ADC的組合噪聲系數，根據組合噪聲系數的變化來衡量ADC量化噪聲對靈敏度的影響[6]。由經典的噪聲系數定義，可推導出系統組合噪聲系數為：

式中，M為接收機的輸出噪聲功率與ADC的量化噪聲功率的比值，NF為接收機自身的噪聲系數。由式（1）可知，M值越大，ADC的量化噪聲對接收機與ADC組合后的總噪聲系數的影響就越小。SIP集成14位ADC，其典型滿刻度輸入信號電平VFS是2VP-P（600 Ω阻抗），SNR為69 dB，求得M為67.4。

1.3 發射通道設計

DDS產生中頻激勵信號，輸出功率為-10 dBm，末級發射功率要求＞50 W（47 dBm），所以發射支路的增益要求大于激勵57 dB。發射支路的增益分配如圖3所示。

圖3 發射支路的增益分配

30%占空比下，單個數字收發SIP電源和功耗統計如表1所示。設計總輸出功率為50 W，按30%占空比狀態下平均功率36.946 W折算總輸入功率為123.153 W，計算數字收發單元的效率等于組件總平均輸出功率和組件總平均輸入功率之比為40.6%。

表1 30%占空比下數字收發SIP電源和功耗統計

1.4 電磁兼容性設計

單元數字化收發SIP涉及到微波小信號、大功率發射、高速采集和波形產生以及調制電源等多種形式，而且電路集成度高，電磁兼容性復雜。因此從腔體效應、電源完整性以及收發隔離等幾個方面進行電磁兼容性設計[7]。

腔體效應是數字化收發SIP EMC設計中一個重要環節，腔體的諧振頻率和高Q值會導致組件工作不穩定，而且腔體內部具體的場分布特征也可能導致組件整體上的失敗或成品率的低下等。設計優化的目標是腔體的諧振頻率在工作頻帶之外[8]。另外，在熱耗嚴重的地方（如末級功率芯片）不能有高強度的場分布，避免出現自激振蕩，同時增強末級功率放大器的抗失配比對發射支路的穩定性也有很大的實際意義。

電源的完整性設計對組件的正常、穩定工作至關重要。造成電源不穩定的根源主要在于兩個方面，一是器件高速開關狀態下瞬態的交變電流過大，二是電流回路上存在電感。通過改變組件內部的接地方式，尤其是多層基板內部的接地方式，可以在多層布線結構要求和地平面阻抗之間找到平衡點，對各種電源之間進行地的隔離等來改善電源之間的干擾等[9]。此外，保證組件發射支路和接收支路之間無干擾，采用收發電源分時工作，確保收發之間完全隔離。

1.5 結構設計

單元數字化收發SIP由殼體、蓋板、SMP連接器、差分連接器、微帶板以及各種元器件組成。殼體采用50%硅鋁材料氣密封裝，殼體底部材料采用高熱導率的鋁硅，熱流密度較大的末級功率放大器芯片底部燒結熱導率更高的金剛石銅，以提高散熱效率。數字化收發單元的對外接口（SMP連接器、差分連接器）排布在殼體底部，與多通道一體化數字收發電路垂直盲配連接，以方便維修更換[10]。單元數字化收發SIP結構示意如圖4所示。由于采用易于加工的硅鋁合金，殼體整體加工成形，襯底與殼體表面改性后釬焊，蓋板與殼體激光封焊。該工藝方案的特點是鋁硅材料密度小，熱物性能與碳硅鋁相近，與碳硅鋁相比材料具有可加工性，盒體可以整體加工，重量更低。此外，采用激光焊的工藝方法同平行封焊工藝方法相比，焊縫質量更加可靠。

圖4 單元數字化收發SIP結構示意圖

2 指標與測試結果

根據上述設計，研制S波段單元數字化收發SIP。圖5為數字收發SIP的實物照片，對SIP的電信指標進行測試，測試曲線如圖6所示，數字收發單元研制技術指標要求和實際測試結果具體如表2所示。SIP在工作頻帶內100 MHz信號帶寬工作時，輸出功率≥40 W、噪聲系數≤2.46 dB、瞬時動態范圍≥60 dB、效率≥40.6%。同時基于單元數字化收發SIP完成了數字陣列體制瓦片式天線陣面的樣機研制，可滿足多功能雷達系統的需求。

圖5 單元數字化收發SIP實物圖

圖6 測試結果

表2 數字收發單元研制技術指標要求及測試結果

3 結 論

采用單元數字化方案和基于AlN陶瓷基板一體化集成設計，本文成功實現了一個滿足典型雷達探測系統需求的S波段單元數字化收發SIP。經測試，該SIP在大信號帶寬工作模式下實現了較好的電氣性能，輸出功率、效率以及傳輸速率等關鍵指標均有提升，同時實現了射頻和數模信號的混合集成和組件小型化。可廣泛應用于雷達探測和測控通信等數字陣列體制的電子系統中。此外，在該SIP的研究過程中，對單元數字化、小型化LTCC濾波器、MEMS濾波器、基于AlN的高密度集成、寬帶信號采集和數據傳輸以及電磁兼容技術均做出了有益的嘗試，積累了設計經驗，并取得了良好效果，對后續數字收發組件設計也具有重要的借鑒意義。