基于5G 通信的差分運算放大器的研究與設計

羅駿

（中國電子科技集團公司第三十四研究所，廣西桂林，541004）

0 引言

基于5G 通信技術的差分運算放大器的研究與設計，分析 5G 通信技術與差分運算放大器之間的關聯。5G 通信傳輸的是毫米波，之前的頻率帶寬完全滿足不了，也由此對毫米波技術研究逐年深入。

設計的參數目標是，在0.35umCMOS 工藝上，使用Cadence軟件設計的一個基于5G 通信技術的差分運算放大器，電路能到達預期指標：開環直流增益：80dB，單位增益帶寬：200MHZ，相位裕度：70°，轉換速率：200V/ns，輸出擺幅:-1.6V～1.6V。

1 運算放大器的原理與結構比較分析

1.1 運算放大器的原理介紹

運算放大器，英文全稱是Operational Amplifier，縮寫為OPA，簡稱運放。其符號如下：

在上述圖2 中，是基本運算放大器的等效電路。在圖中，Vd 是差分輸入電壓，是Vp 和Vn 兩個輸入端電壓的差值

圖1 運算放大器的表述符號

圖2 理想運算放大器等效電路

Av 為運算放大器的增益，也叫無載增益。

我們可以通過選擇電路的結構，或者增加緩沖級等諸多方法，使得實際運放電路的增益和輸入輸出電阻接近一個理想的情況。

1.2 設計選型比較分析

1.2.1 簡單的全差分結構

在圖3 所示給出的是運放電路中的全差分結構，Vdd 表示電源電壓，Iss 代表了一個恒流源，NMOS 單管M1 和M2 構成了一個輸入差分對，其他兩個PMOS 管M3 和M4 構成兩個負載，從圖中可以得到最終輸出擺幅公式為：

圖3 簡單全差分結構

簡單全差分結構增益并不高，通常為20dB～30dB。

1.2.2 套筒式共源-共柵結構分析

為了具有更快的響應頻率，便引出了套筒式共源-共柵結構。其思路是提高運放的輸出電阻以增大運放電路的增益。具體結構如圖所示4。它的低頻小信號增益公式為：

套筒式結構的增益大約在60dB～70dB,但它的缺點是以減小輸入擺幅和輸出擺幅為代價去得到高增益的。如圖4 給出的套筒式全差分結構，它的輸出擺幅為：

圖4 套筒式運算放大器電路結構

其中，V ODj表示Mj 管的過驅動電壓，Vss 代表Iss 兩端的電壓。為了使M1 正常工作，讓它工作在飽和區，那么它的輸入電壓則必須滿足（7）的式子：

1.2.3 折疊式共源-共柵運算放大器

以上討論結構都存在著很大的缺點，由此引出了折疊式共源-共柵結構，增益和擺幅這兩參數上都有不錯的性能，具體電路結構如圖5 所示，這種結構分離了輸入管，使管減少了在同一支路上層疊的現象。輸入電壓的范圍也比套筒式結構增大了兩個過驅動電壓，它的輸入電壓范圍用公式可表示為：

圖5 折疊式共源-共柵運算放大器基礎結構

而其低頻小信號增益要比套筒式共源-共柵結構要小一點，具體公式為：

設計這種電路思路是把輸入管給分離出來，從而使得在單獨的一條支路上盡可能減少管的疊加。這種接法的管優點是輸出擺幅相較其他兩種結構大，也可以實現輸入和輸出短接，還可以作為單位緩沖器等。但它的缺點也很明顯，多了兩條支路，功耗相對增加，同時噪聲也比其他兩種結構大。

根據以上分析選擇以折疊式共源-共柵結構作為設計基于5G 應用的基礎結構。

2 基于5G 通信的差分運算放大器的電路設計與仿真

2.1 兩級運放設計與仿真

目前最廣泛的應用差分運放結構就是兩級運放，這種電路結構的優點是比一級更容易得到高的增益，同時還能得到較高的輸出擺幅。為了同時發揮兩級運放的兩大優勢，設計時第一級由管M0～M10 組成，使用的是折疊式共源共柵結構，用來盡可能大的提高增益，第二級由管M11～M14 組成，使用的是以電流鏡為負載的共源放大器，可以得到較大的輸出擺幅。

在設計的電路中，如圖6 所示為輸入級，對它的開環直流增益進行仿真，得到如圖如圖7 所示的結果，求得其增益為44.42dB。

圖6 輸入級輸出級

設計兩級運放的輸出級為一個以電流鏡為負載的共源放大器，如圖8 所示，輸出級主要提供一個低的輸出阻抗以此來實現較大的輸出擺幅，其仿真結果如圖9 所示，在圖中橫坐標代表頻率值，縱坐標代表開環增益值，由此可得增益為89.43dB，單位帶寬為256.8MHz。

圖8 輸入輸出級

2.2 開環增益與單位增益帶寬仿真

運算放大器的增益是一個重要的性能指標。增益表達式為：

差模增益仿真：由于信號差分輸入，因此兩個小信號應設置為大小相同，方向相反的兩個變量。為方便計算，將差分量設置為1V，兩個小信號就各分0.5V。測量雙端的增益大小，得到測量結果。

如圖9 是二級運放電路的開環增益與單位帶寬的仿真，在圖中橫坐標代表頻率值，單位為Hz。縱坐標代表開環增益值，單位為分貝，開環增益在頻率較小時是不隨頻率的變化而變化的，但當頻率大到一定程度時，開環增益將隨頻率值的增大而減小。得到開環增益值為89.43dB,滿足初期預設指標，單位增益帶寬達到256.8MHz，滿足預期指標200 MHz。

圖9 開環增益與單位增益帶寬的仿真截圖

2.3 相位裕度仿真

相位裕度(Phase Margin, PM)是衡量系統穩定程度的的重要性能指標。用仿真得到的增益波形圖和相位波形圖來計算。

為了運放電路的穩定性與運放的響應速度有一個相對完滿的折中,一般認為相位裕度至少要45。對所設計的電路用Candence 工具進行相位裕度仿真，如圖10 所示，橫坐標代表頻率值，單位為Hz，縱坐標代表開環增益值，單位為分貝，再由M2、M3 可求得到相位裕度為92°，完全滿足本次論文的預期指標70°。

圖10 相位裕度仿真

2.4 建立時間

建立時間是衡量運算放大器速度的重要指標,它表示(階躍)從輸出開始到輸出穩定的時間。測量時可以將輸入小信號設置為階躍信號。通過瞬態仿真和計算器求得。

如圖11 所示,橫坐標代表時間，單位為納秒，縱坐標代表電壓值，單位為伏特，得出建立時間仿真結果，用"Calculator"計算的時間值為15.31ns，完全滿足本預期設計需求。

圖11 建立時間仿真結果

2.5 轉換速率

轉換速率表征運放對大信號的處理能力,其值越大表示其對信號的細節成分還原能力越強。

轉換速率其仿真截圖如圖12 所示，其中橫坐標代表時間，單位為納秒，縱坐標代表電壓值，單位為伏特，仿真圖值可用軟件自帶的計算器算出結果，其值為333.31V/us>200 V/us，滿足預期需求。

圖12 轉換速率仿真仿真結果

2.6 輸出電壓擺幅

擺幅:在正常情況下輸出的最大動態范圍。由設計目標要求擺幅大于3.2V，故需單邊擺幅大于1.6V。已知電源電壓為3.3V，則輸入管跟尾電流源可以分配最大為1.7V。為得到運放輸出擺幅,仿真時需要對信號進行直流掃描。將輸入小信號信號設置為變量，在DC 掃描設置時,應將掃描范圍設置為一個負值到一個正值，從而獲得雙邊擺幅。得到輸入輸出曲線后,將輸入在0 值附近的那段呈線性關系的范圍對應的輸出作為放大器的擺副。其仿真結果如圖13 所示，可得到結果上擺為1.77V，下擺為-1.73V，滿足預期指標。

圖13 輸出擺幅仿真截圖

3 總結

根據5G 傳播信號的特性設計出其傳播電路,從運算放大器基礎電路結構出發，比較了這幾種電路的優缺點，確定設計電路結構。

對所設計的結構加以改進，改進MOS 管的寬長比，改進偏置電壓所設值，所有MOS 管都處飽和區，設計出符合預期參數要求的電路。設計出一款在3.3V 的電源電壓下，增益為89.43dB、單位增益帶寬為256.8MHz、相位裕度為92°、輸出擺幅為3.4V、建立時間為15.31ns、轉換速率為333.31V/us完全滿足預期指標。