用于X射線探測的多通道電荷讀出芯片

劉 宏，徐 樂，田 彤

(1.中國科學院 上海微系統與信息技術研究所，上海 201800；2.中國科學院大學 電子電氣與通信工程學院，北京 100049)

X射線(X-Ray)成像在醫學成像、工業探傷、交通安檢、太空探測、生物材料科學等諸多領域都有著廣泛的應用[1-3]。X射線探測系統主要由X射線源、探測器平板、前端讀出電路和數據采集板等部分組成，其中電荷讀出芯片是必不可少的器件。電荷讀出芯片完成探測電荷到模擬電壓的轉換，其性能很大程度影響整個探測系統的性能。隨著互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)工藝技術的發展以及應用系統集成度水平的提高，對于多通道高性能電荷讀出電路的研究越來越廣泛[4-10]。目前電荷讀出芯片正向著多通道、全集成、高線性度、寬動態范圍和低功耗的方向發展。

圖1 傳統的電荷讀出電路結構

傳統的電荷讀取電路結構如圖1所示，主要包括電荷靈敏放大器和采樣保持電路。在多通道電荷讀取電路實現中，每通道都需要單獨的電荷靈敏放大器和采樣保持電路，使得整體芯片的功耗無法降低[6，10]。文中創新地提出一種電荷讀取電路結構，將采樣保持電路集成到輸出緩沖器，減少采樣保持電路中運放的數量，極大地降低芯片的功耗和面積。筆者設計的多通道電荷讀出芯片具有低噪聲、可連續輸出、失調校準及多片級聯等特性。芯片集成了電荷采集放大電路、失調校準電路和輸出驅動電路和數字邏輯控制電路等，具有高集成度、小尺寸、低功耗和低噪聲等優勢。

1 電荷讀出電路設計及分析

圖2 32通道電荷讀出電路結構框圖

筆者提出的多通道微弱電荷讀出芯片的結構框圖如圖2所示。芯片主要包括32通道的積分器、相關雙采樣電路、奇偶通道輸出驅動電路和數字控制邏輯電路等模塊。為了實現32通道采樣保持電路和輸出緩沖器的復用，設計的電荷-電壓轉換器采用奇偶通道交叉相連，奇偶通道輸出緩沖電路交替工作以實現連續輸出。同時，積分器和輸出緩沖電路采用相關雙采樣技術消除系統的失調和低頻噪聲。

1.1 多通道電荷讀出電路分析

筆者提出的電荷讀出電路原理圖和具體工作時序如圖3所示。

讀出電路主要包括電容積分器、開關控制電路和單端轉差分的輸出緩沖器等。由于需要適應安檢X射線電荷能量高的特點[11-12]，同時要保證低能量粒子檢測的靈敏度，筆者設計的積分器中的積分電容采用可調電容陣列，通過邏輯控制可以實現2～14 pC電荷測量范圍。

由于電荷讀出電路中采樣保持電路工作需要兩個時鐘周期完成，在轉換時鐘clock一定的情況下，該電路通過奇偶通道交替輸出的方式實現電流轉換信號連續輸出。如圖3(a)所示，讀出電路將奇通道積分器和偶通道積分器分別相連，奇偶通道分別連接一個輸出Buffer；在奇通道處于采樣保持階段時，偶通道處于轉換輸出階段，反之亦然；從而讀出電路在不增加轉換時鐘的情況下，實現信號連續輸出。輸出Buffer不僅實現單端信號轉差分信號及輸出驅動的功能，還集成了相關雙采樣結構以消除輸出Buffer的失調和低頻噪聲。

積分器具體工作原理：以通道1為例，如圖3(b)所示，首先開關Sz1閉合時，開關Sint1、Sa1、SI和Sc斷開，積分器進行復位；當開關Sz1斷開后，開關Sint1閉合時，積分器前端流入的電荷在積分電容Cf上進行積累，電路進入到積分狀態；當開關Sa1和SI閉合時，積分器運放的輸出電壓Vout1被采樣并保存到電容C1上；當開關SI、Sint1斷開，開關Sz1、SC閉合時，電容C1和電容C2上進行電荷轉移，輸出緩沖器電路進行電壓轉換。設計時使得電容C1和C2取值相等，最終OUT+端的輸出電壓為VREF+ΔV，OUT-端的輸出電壓為VREF-ΔV。ΔV為積分電荷在積分電容Cf上產生的電壓差值ΔV=|Iint|×Tint/Cf，其中Tint是積分時間，Iint為流入積分器輸入端的電流。

通道2工作時序與通道1類似，Sa2、SINT2、Sz2時序相對通道1延遲一個時鐘周期T。通道2的輸出Buffer中SI和SC與通道1正好相反，通道1采樣時通道2轉換輸出。

(a) 電路結構原理圖

(b) 電路時序圖

1.2 積分器電路設計及噪聲分析

根據噪聲級聯原理，第1級的積分器噪聲很大程度決定讀取電路的噪聲和線性度性能。因而本節重點對積分器的噪聲進行分析，進而在電路設計上對其進行優化。積分器噪聲主要包括積分放大器噪聲、光電二極管的漏電流噪聲和積分電容的KT/C噪聲。

積分器放大器模塊電路如圖4(a)所示。

(a) 積分器放大器原理圖

(b) 復位階段積分器失調等效電路

(1)

(2)

(3)

其中，gm1，2為輸入晶體管的跨導，gm3，4和gm9，10為電流鏡的跨導，k是波爾茲曼常數，KN和KP是依賴工藝和器件特性的閃爍噪聲因子，W和L為晶體管的寬長，Cox為單位柵氧電容。在低頻應用中，閃爍噪聲在噪聲中占主導。從式(3)可以看出，為了減小積分器放大器的閃爍噪聲，輸入晶體管的面積和跨導都需要足夠大。實際設計時輸入管的W和L分別取400 μm和5 μm，同時對gm也進行優化。

(4)

積分電容的KT/C噪聲可表示為

(5)

從式(4)和式(5)可以看出，增大積分電容Cf可以降低積分器的輸入漏電流噪聲和KT/C噪聲。

1.3 積分器失調和低頻噪聲消除

文中采用相關雙采樣技術消除積分器運放及輸出緩沖器的失調和低頻噪聲。積分器在復位和積分階段的失調等效電路如圖4(b)和圖4(c)所示，Vos為積分器輸入端的失調電壓。失調消除的工作過程如下：當開關Sz閉合，Sint斷開時，積分器進入復位狀態，此時積分電容Cf上的電荷量Qz為

Qz=CfVos。

(6)

當開關Sz斷開后，Sint閉合時，積分器進入積分狀態。由于積分電容Cf上電荷守恒，可以得到

IintTint=(VREF+Vos-Vout)Cf-Qz=(VREF-Vout)Cf。

(7)

由式(7)可以得到，在開關Sa閉合時，失調電壓Vos在積分器輸出端被消除。輸出緩沖器AMP 2的失調消除采用同樣的方法。由于積分器復位和積分狀態間隔的時間T非常短，使得低頻噪聲成分來不及產生很大變化，從而起到抑制低頻噪聲的作用。

2 測試結果及分析

筆者設計的32通道電荷讀出芯片采用0.25 μm CMOS工藝實現，芯片照片如圖5(a)所示。設計中采用深N阱(Deep N-Well，DNW)器件對噪聲敏感電路進行隔離，減少襯底對敏感電路的干擾。芯片面積為2.87 mm×2.68 mm，采用QFN64封裝。芯片的測試系統如圖5(b)所示，主要包括探測板和數據處理傳輸板。探測板用來將傳感器產生的微弱電流信號經設計的電荷讀出芯片轉換為差分電壓信號；數據處理傳輸板將芯片輸出差分信號經過16 bit模數轉換器(Analog-to-Digital Converter，ADC)數字量化，再通過現場可編程門陣列(Field Programmable Gate Array，FPGA)按照一定的數據格式傳輸到上位機。在1 MHz轉換時鐘、5.0 V電源及2.5 V參考電壓工作條件下，讀出芯片每通道功耗為1.5 mW。

(a) 芯片照片

(b) 測試平臺框圖

測試時，讀出芯片的輸入電流由高精度電壓源經過一個200 MΩ的電阻產生，默認情況下輸入100 mV產生0.5 nA電流，轉換時鐘為1 MHz，積分時間為1 ms。圖6(a)顯示在不同積分電容下讀出芯片的輸出值，結果顯示在不同量程下芯片的輸出值和理論計算值相吻合。

(a) 量程實驗結果圖

(b) 動態范圍實驗結果圖

動態范圍指標表示電荷讀出電路的滿量程輸出值與底噪峰峰值的比值，用來表征電荷讀出電路可以測量的最大值和最小值的范圍。由于測試時電荷讀出電路的輸出值直接連接到16 bit的ADC，因而輸出值采用數字方式顯示；動態范圍的測試方法如下：讀出電路的最大輸出值一般是固定的，電路中設置為差分3 V；電路底噪為輸出電流為0時ADC的輸出值；采用輸出最大值除以底噪可以計算得到動態范圍。讀出芯片的動態范圍性能如圖6(b)所示，結果顯示芯片動態范圍隨著積分電容的增加而增大，在積分電容為7.8 pF時動態范圍達到13 100，在積分電容為1.3 pF時動態范圍也可達到3 600。由于積分電荷與積分時間成正比，因而線性度測試通過線性地改變積分時間來改變積分電荷值，積分時間調節步進為0.5 ms。在積分電容為7.8 pF條件下，線性度性能測試結果如圖7所示，測試結果顯示讀出芯片輸出電壓值呈線性輸出，與擬合曲線的偏差在-16～+15 最低有效位(Least Significant Bit，LSB)以內，積分線性度小于0.1%。讀出芯片電壓輸出芯片在示波器上的圖像如圖8(a)所示。設計的電荷讀出芯片通過菊花鏈式的級聯功能可實現512通道電流信號的讀取，目前已用于安檢X-Ray檢測系統中，安檢機測試件成像圖如圖8(b)所示，圖像顯示該電荷讀出芯片滿足安檢機成像要求。電荷讀取芯片的性能對比如表1所示。從表中可以看出，設計的電荷讀取芯片在面積、功耗等指標方面都具有優勢。

(a) 芯片步進輸出曲線

(b) 輸出誤差結果圖

(a) 芯片輸出波形

表1 筆者設計的電荷讀出電路與相關文獻的性能比較

3 結束語

筆者設計一種用于X射線探測的32通道電荷讀出電路，提出的結構通過將采樣保持電路和相關雙采樣集成到輸出緩沖器，大大降低整體芯片的功耗和面積。該電路采用相關雙采樣技術，減小了系統的失調和低頻噪聲；同時采用奇偶通道交疊輸出方式，實現多通道信號快速連續輸出。測試結果顯示，在5.0 V供電和2.5 V參考電壓下，每通道的功耗為1.5 mW；在積分電容為7.8 pF時，積分非線性小于0.1%，動態范圍達到13 100。芯片性能達到安檢成像的性能要求。與相關文獻對比表明，筆者設計的電荷讀取芯片在面積、功耗等指標上具有優勢。