一種雙速度傳感器結(jié)合實(shí)現(xiàn)測速及定向的方法和實(shí)現(xiàn)

卡斯柯信號有限公司 張 彬

本文介紹了一種列車測速系統(tǒng)及方法，列車測速系統(tǒng)包括兩個(gè)同步運(yùn)行的測速子系統(tǒng)，每一測速子系統(tǒng)包括速度傳感器、可編程邏輯器件和CPU。通過冗余采樣以及差異化的電路設(shè)計(jì)和信號處理方式，得到一個(gè)可靠測試結(jié)果。

在城市軌道交通應(yīng)用中，列車對速度檢測的要求越來越高，測速準(zhǔn)確性和可靠性已經(jīng)成為影響列車行車安全及運(yùn)營性能的重要指標(biāo)。列車本身的速度檢測、閉塞區(qū)間控制、安全防護(hù)、制動(dòng)控制、進(jìn)站停車位置等功能都需要一個(gè)準(zhǔn)確的測速結(jié)果。

1 整體設(shè)計(jì)方案

本文介紹的就是一種列車測速系統(tǒng)及方法，列車測速系統(tǒng)包括兩個(gè)同步運(yùn)行的測速子系統(tǒng)，每一測速子系統(tǒng)包括速度傳感器、可編程邏輯器件和CPU。通過冗余采樣以及差異化的電路設(shè)計(jì)和信號處理方式，得到一個(gè)可靠測試結(jié)果。

為了實(shí)現(xiàn)以上目的，本文介紹以下技術(shù)方案予以實(shí)現(xiàn)：

如圖1所示，一種列車測速系統(tǒng)，包括兩個(gè)同步運(yùn)行的測速子系統(tǒng)，每一測速子系統(tǒng)包括速度傳感器、可編程邏輯器件和CPU，所述速度傳感器安裝于列車車輪；

圖1 列車測速系統(tǒng)的結(jié)構(gòu)圖

在每一測速子系統(tǒng)中，所述速度傳感器用于采集車輪齒數(shù)并向所述可編程邏輯器件發(fā)送脈沖信號，所述可編程邏輯器件用于以第一預(yù)設(shè)頻率采樣所述脈沖信號以統(tǒng)計(jì)脈沖數(shù)量，并以第二預(yù)設(shè)頻率對計(jì)數(shù)值進(jìn)行鎖存，所述CPU用于以所述第二預(yù)設(shè)頻率獲取所述可編程邏輯器件鎖存的所述計(jì)數(shù)值，根據(jù)所述計(jì)數(shù)值計(jì)算所述列車的速度；

若在同一時(shí)刻兩個(gè)所述CPU計(jì)算出的速度的誤差在預(yù)設(shè)范圍內(nèi)，則判定測速結(jié)果無異常，并輸出所述列車的速度。

為避免車輪打滑、空轉(zhuǎn)、外部環(huán)境干擾等共因影響，兩個(gè)速度傳感器安裝于列車的不同車輪上。并分別使用光電式速度傳感器和霍爾式速度傳感器。

在每一測速子系統(tǒng)中，速度傳感器包括兩個(gè)采集單元，分別通過獨(dú)立傳輸通道向所述可編程邏輯器件發(fā)送脈沖信號，兩個(gè)采集單元的脈沖相位差為90°之后可編程邏輯器件根據(jù)兩路脈沖信號的脈沖相位差確定方向，正向則計(jì)數(shù)遞增，逆向則計(jì)數(shù)遞減。

可編程邏輯器件將每一路的計(jì)數(shù)值分別進(jìn)行鎖存，CPU獲取可編程邏輯器件鎖存的兩個(gè)計(jì)數(shù)值。然后CPU將本次獲取的計(jì)數(shù)值與上一次獲取的計(jì)數(shù)值相比較，若計(jì)數(shù)值增大則判定列車為正向行駛，若計(jì)數(shù)值減小則判定列車為逆向行駛。

而在上述列車測速系統(tǒng)中，還需要對傳輸通道進(jìn)行包括電磁兼容防護(hù)電路、濾波電路、比較電路、開關(guān)電路和隔離電路的設(shè)計(jì)：

（1）電磁兼容防護(hù)電路用于對所述采集單元送入的脈沖信號進(jìn)行保護(hù)。

（2）濾波電路用于對所述脈沖信號中的毛刺和/或高頻雜波進(jìn)行過濾。

（3）比較電路用于對濾波后的所述脈沖信號進(jìn)行比較。

（4）開關(guān)電路用于對比較后的所述脈沖信號開關(guān)控制。

（5）光耦隔離電路用于比較后的所述脈沖信號進(jìn)行光耦隔離。

2 具體工作原理

一種列車測速系統(tǒng)包括兩個(gè)同步運(yùn)行的測速子系統(tǒng)，每一測速子系統(tǒng)包括速度傳感器、可編程邏輯器件和CPU。如圖1所示，測速子系統(tǒng)1包括速度傳感器11、可編程邏輯器件12和CPU13，測速子系統(tǒng)2包括速度速度傳感器21、可編程邏輯器件22和CPU23。

速度傳感器11、12安裝在列車車輪上，優(yōu)選的安裝于列車的不同車輪上，可以避免因單個(gè)車輪因出現(xiàn)空轉(zhuǎn)、打滑等現(xiàn)象導(dǎo)致獲取的速度與真實(shí)速度件產(chǎn)生較大偏差。速度傳感器11、12是兩種不同采集原理的傳感器，例如分別為光電式和霍爾式，由于光電式傳感器使用光感原理而霍爾式傳感器使用磁敏原理，所以使用不同采集原理的傳感器可避免由外部光或電磁干擾導(dǎo)致的兩臺(tái)速度傳感器同時(shí)失效或誤采集。

在測速子系統(tǒng)1中，速度傳感器11用于采集車輪齒數(shù)并向可編程邏輯器件12發(fā)送脈沖信號，可編程邏輯器件12用于以第一預(yù)設(shè)頻率A采樣所述脈沖信號以統(tǒng)計(jì)脈沖數(shù)量，并以第二預(yù)設(shè)頻率B對計(jì)數(shù)值進(jìn)行鎖存，CPU13用于以第二預(yù)設(shè)頻率B獲取可編程邏輯器件12鎖存的所述計(jì)數(shù)值，根據(jù)計(jì)數(shù)值計(jì)算列車的速度；測速子系統(tǒng)2亦然，根據(jù)計(jì)數(shù)值計(jì)算列車的速度。若在同一時(shí)刻兩個(gè)所述CPU計(jì)算出的速度的誤差在預(yù)設(shè)范圍內(nèi)，則測速結(jié)果無異常，并輸出列車的速度。

第一預(yù)設(shè)頻率A與所述第二預(yù)設(shè)頻率B比值大于等于1000。編程邏輯器件12、22分別向CPU13、23發(fā)送中斷信號，通知CPU13、23進(jìn)行處理。CPU13、23每2ms收到中斷信號后，通過軟件驅(qū)動(dòng)分別從可編程邏輯器件12、22獲得鎖存的計(jì)數(shù)值，通過單位時(shí)間內(nèi)的計(jì)數(shù)值來計(jì)算列車速度。CPU13、23的取值及清中斷操作必須在1ms內(nèi)完成，確保不會(huì)影響下一個(gè)2ms的中斷信號通知。

由此，兩個(gè)CPU13、23即可在同一時(shí)刻分別計(jì)算出列車的速度，進(jìn)行相互比較，根據(jù)比較的差異結(jié)果進(jìn)行分析，當(dāng)比較誤差在一定范圍內(nèi)時(shí)表示測速過程無異常，測速結(jié)果可接收使用。否則應(yīng)采用要求重測、對外報(bào)警等措施，實(shí)施異常處理。

更進(jìn)一步，速度傳感器11具有兩個(gè)采集單元分別采集齒數(shù)，兩個(gè)采集單元的脈沖相位差優(yōu)選為90°。圖2示出了速度傳感器的雙通道連接圖。可以理解的是，速度傳感器中設(shè)置兩個(gè)采集單元，可以實(shí)現(xiàn)冗余通道容錯(cuò)和糾錯(cuò)的目的。

圖2 單個(gè)傳感器的雙傳輸通道

可編程邏輯器件12、22對兩個(gè)采集單元發(fā)送的脈沖信號進(jìn)行采樣時(shí)，首先對兩路脈沖信號的相位差進(jìn)行解析，判斷方向。由于兩路脈沖信號的相位差φ固定，因此只要比較相位差φ是正還是負(fù)即可判斷出方向，正向則計(jì)數(shù)遞增，即計(jì)數(shù)值從0開始依次遞增為正數(shù)，逆向則計(jì)數(shù)遞減，即計(jì)數(shù)值從0開始依次遞減為負(fù)數(shù)。然后，CPU13、23可分別將從可編程邏輯器件12、22獲取的計(jì)數(shù)值與上一次獲取的計(jì)數(shù)值相比較，若計(jì)數(shù)值增大則判定所述列車為正向行駛，若計(jì)數(shù)值減小則判定所述列車為逆向行駛。

傳輸通道包括電磁兼容防護(hù)電路、濾波電路、比較電路、開關(guān)電路和隔離電路；

采集單元送入的脈沖信號首先使用電磁兼容防護(hù)電路進(jìn)行保護(hù)，通過使用以TVS管為主的電路連接采集信號和地信號，使得通過采集傳輸線纜直接注入和空間耦合注入的大能量沖擊可及時(shí)泄放，對后級電路進(jìn)行保護(hù)。

濾波電路可使用較為典型的LC濾波電路對輸入脈沖信號中的毛刺和高頻雜波進(jìn)行過濾，便于后級使用。

在比較電路中，通過對15V的內(nèi)部參考電壓進(jìn)行分壓，將3.75V作為比較閾值，對濾波后的脈沖信號進(jìn)行比較。脈沖信號送入反相輸入端，參考電壓3.75V送入同相輸入端。當(dāng)脈沖信號大于3.75V時(shí)比較電路輸出0V，當(dāng)脈沖信號小于3.75V時(shí)比較電路輸出15V。

開關(guān)電路，使用NPN型三極管進(jìn)行控制，比較器輸出連接基級，三極管發(fā)射級接地，三極管集電極連接后級光耦的輸入端負(fù)極。

光耦隔離電路，輸入端正極連接15V的內(nèi)部參考電壓，輸入端負(fù)極連接前級三極管的集電極，VCC和ENABLE均連接內(nèi)部3.3V參考電壓。因此在比較電路輸出高電平時(shí)光耦輸出0V，比較電路輸出低電平時(shí)光耦輸出3.3V。

最終送入編程邏輯器件的脈沖信號為3.3V內(nèi)部脈沖信號。

采用上述速度傳感器信號傳輸電路，可以對脈沖信號進(jìn)行加強(qiáng)和隔離，增強(qiáng)信號容錯(cuò)性的同時(shí)，避免外部干擾通過傳感器對內(nèi)的傳輸線路引入設(shè)備內(nèi)部。

結(jié)語：本文介紹的方法與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn)：

（1）采用兩個(gè)速度傳感器結(jié)合各自的可編程邏輯器件及CPU組成兩個(gè)測速子系統(tǒng)進(jìn)行測速，將兩個(gè)測速子系統(tǒng)的測速結(jié)果采用二取二原理進(jìn)行比較，當(dāng)兩個(gè)測速結(jié)果的誤差在預(yù)設(shè)范圍內(nèi)才表示測速結(jié)果無異常，如此可保證測速結(jié)果安全可靠。

（2）兩臺(tái)速度傳感器分別為光電式和霍爾式，由于光電式傳感器使用光感原理而霍爾式傳感器使用磁敏原理，所以使用不同采集原理的傳感器可避免由外部光或電磁干擾導(dǎo)致的兩臺(tái)速度傳感器同時(shí)失效或誤采集。

（3）兩臺(tái)速度傳感器安裝在兩個(gè)不同車輪上，可以避免因單個(gè)車輪因出現(xiàn)空轉(zhuǎn)打滑等現(xiàn)象導(dǎo)致獲取的速度與真實(shí)速度間產(chǎn)生較大偏差。

（4）使用獨(dú)立的速度傳感器信號傳輸電路，對信號進(jìn)行加強(qiáng)和隔離，增強(qiáng)信號容錯(cuò)性的同時(shí)，避免外部干擾通過傳感器對內(nèi)的傳輸線路引入設(shè)備內(nèi)部。

（5）兩個(gè)速度傳感器的采集結(jié)果最終需要經(jīng)過比較，當(dāng)比較誤差在一定范圍內(nèi)方可接收使用，否則應(yīng)采用要求重測、對外報(bào)警等措施，實(shí)施異常處理。

（6）可編程邏輯器件可采用速度較低資源不多的CPLD或FPGA，CPU可以采用較低速度、低功耗的PowerPC或ARM系列CPU，整體方案價(jià)格便宜，且器件選擇靈活度較高，成本低、實(shí)施便利度較高。