基于軟件無線電架構的智能天線幅相校準*

楊 賀，孫 杰

(天津航天中為數據系統科技有限公司，天津 300458)

0 引 言

軟件無線電[1]是將模塊化、標準化的硬件平臺以總線方式連接構成基本平臺，并通過軟件加載實現各種無線電功能的一種開放式體系架構。寬帶模數轉換器(Analog-to-Digital Converter,ADC)和數模轉換器(Digital-to-Analog Converter,DAC)盡量靠近天線，工作頻段、調制/解調方式、數據格式、加密模式以及通信協議等功能由軟件決定，可大大縮短研發周期和成本，并使硬件平臺具有更長的使用周期。相控陣也逐漸采用該架構設計系統。值得一提的是，智能天線采用軟件無線電技術在數字域實現波束賦形算法[2]。

無論是相控陣還是智能天線系統，成功進行快速跟蹤的前提是確保自身系統各個通道間的幅相一致性[3]，文獻[4]指出射頻通道校準幅度誤差1 dB、角度誤差20°時,波束賦形技術誤碼率為10-5時性能損失小于1 dB。波束指向并非目標方向導致鏈路余量不達標，更嚴重的情況會使鏈路中斷。文獻[5]利用近場掃描法和旋轉矢量法進行二次校準實現了大型相控陣的較高準確性校準，但不適用于軟件無線電架構下多通道的系統。相控陣系統通常采用時分雙工方式(Time Division Duplex,TDD)，是為了充分利用天線和射頻等部件的互易性特點，同時傳輸信號帶寬不宜過寬，否則類似頻分雙工(Frequency Division Duplex,FDD)系統，頻響問題凸顯[6]。為了解決寬帶波束賦形天線系統中不能兼顧工作頻帶的低頻段和高頻段的問題，文獻[7]提出了三音校準法擬合全工作帶寬內的通道幅相特性曲線。由于智能天線多用于上下行非對稱信息通信系統，從避免上行頻帶利用率低、降低時隙控制復雜度等方面考慮，本文提出的校準方案能夠依據需求校準不同頻點的幅相特性，兼顧FDD和TDD兩種雙工方式。

1 系統架構

圖1是基于軟件無線電架構的智能天線系統設計框圖，主要由射頻通道以及數字波束控制電路板組成，其中射頻通道包括N元陣列天線和N個射頻發射/接收組件(Transmit/Receive Modules,T/R)；波束控制板采用可編程射頻收發器接收通道實現射頻信號放大、下變頻、正交解調、濾波和采集量化等，發射通道實現數字信號模擬化、上變頻、濾波、射頻信號功率放大等，其中下變頻本振、ADC采樣率、濾波器帶寬等參數可通過SPI接口由數字域配置。

圖1 基于軟件無線電的智能天線框圖

為了盡可能保證幅相一致性，包括單元天線、T/R組件、波控板板級各個通道在硬件設計過程中都采用相同型號的同一批次器件及加工工藝，但由于設計公差、加工工藝、電氣隨環境表現特性等不可避免都會存在差異。本文按照系統架構劃分通過射頻通道和板級校準兩步完成整個通道幅相一致性設計。

2 射頻通道幅相測算

射頻通道包含天線和射頻T/R組件，隨溫度時間變化較緩慢，相對相位較穩定。本文采用離線有源校準方法，圖2是校準系統連接圖，包含的儀器有工控機、天線掃描架、矢量網絡分析儀及待測天線和射頻前端。考慮到陣元間互耦效應會影響陣元幅相關系，陣列排布按照實際組陣形式進行如下步驟試驗可在一定程度上降低互耦影響。

圖2 校準測試系統連接圖

Step1 按照圖2搭建校準系統，自動測試軟件(界面如圖3)控制掃描支架上的喇叭天線正對陣列天線電尺寸的中心位置。

Step2 自動測試軟件控制矢量網絡分析儀Port1輸出射頻信號給喇叭天線，Port2接收射頻組件1信號，Port3接收射頻組件2信號。

圖3 自動測試軟件顯示界面

3 板級幅相測算

強弱不同信號在通過ADC采樣后量化值也存在差異，采用AD處理后信號幅度比測算通道間的幅度差相比功率測量結果存在量化誤差，甚至幅度差會淹沒在誤差中導致無法測算到差值，但該方法無需增設功分和功率測量電路，簡化了板級設計難度的同時降低板了級功耗和成本。實際測量顯示，板級硬件設計保持一致性后通道幅度差小于1 dB，滿足智能天線工程化設計指標。

相位校準相比幅度校準難度要大很多，即便板級各通道選用相同型號的同一批次芯片，PCB設計采用等長對稱布線，由于可編程射頻收發器中本振(Local Oscillator,LO)設計中包含鎖相環(Phase-Locked Loop,PLL)導致每次電路板上電鎖定的相位是不一樣的，因此各通道存在隨機的、固定的相位差，稱為射頻相位差(RF Phase Difference)；AD轉換過程采樣位置存在差異同樣會影響接收信號相位，稱為基帶相位差(Baseband Phase Difference)。故而需要設計在線校準方案來估算通道的射頻相位差和基帶相位差。圖4是相位校準電路設計框圖，整個波控板采用同源設計方法，即一塊晶振同時作為FPGA和射頻收發器參考時鐘，保證各通道之間不存在頻偏。

圖4 相位校準電路

3.1 射頻相位差測算

通過兩片射頻開關芯片設計開關矩陣，完成發送通道和接收通道的校準過程。下面以接收通道為例說明校準流程。

Step1 配置頻綜產生接收本振信號。

Step3 射頻開關A選擇1通道，射頻開關B選擇i(i=1～N)通道。

Step5 將接收信號與參考源做乘累加處理，如式(1)和式(2)，累加長度為一個正弦信號的周期，計算得到兩信號之間相位差的余弦值。

(1)

(2)

Step6 將接收信號與正交處理后的參考源做乘累加處理，如式(3)和式(4)，累加長度為一個正弦信號的周期，計算得到兩信號之間相位差的正弦值。

(3)

(4)

(5)

(6)

3.2 基帶相位差測算

射頻收發器采用基帶同步功能模塊實現不同器件ADC和DAC的采樣時鐘同步。圖5是基帶時鐘同步設計方案，FPGA和射頻收發器采用相同時鐘晶振作為參考時鐘(40 MHz)，到達每片射頻收發器引腳的走線長度相同。FPGA軟件控制以參考時鐘頻率為時鐘信號產生同周期的兩個SYNC_IN脈沖信號，完成N個通道基帶相位的同步。圖6是用示波器測試兩路時鐘信號的同步過程。

圖5 基帶時鐘同步設計圖

圖6 示波器測試兩路時鐘信號同步過程

4 幅相校準方法

板級和射頻通道幅相校準采用相同方法，不同之處在于射頻通道是慢變過程，離線測算后在接收端寫入固定參數直接校準，而板級相位校準需在每次上電和頻率變更時重新校準。幅度校準實現方法簡單：取通道i(i≠1)與通道1幅度的反比，乘以通道i(i≠1)接收信號即可。下面以板級相位差為例，說明采用星座旋轉算法實現相位校準的過程。

(7)

5 仿真結果與分析

在線相位校準模塊在系統初始化后需首先啟動工作，DOA估計和波束賦形都是在此之后工作才有意義。如圖7所示，該模塊主要包括外圍芯片配置模塊、相位差測算、同步校準相位模塊及控制模塊，配置芯片有可編程射頻收發器、頻綜、射頻開關等。相位差測算模塊完成式(1)～(6)過程，同步校準相位模塊完成式(7)過程，控制模塊通過狀態機FSM完成射頻開關的選擇和測算模塊的開啟和關閉，按照工作頻率節拍實現對各個通道和環節的切換控制。

圖7 FPGA相位測算模塊組成

圖8和圖9是FPGA校準前后各個通道信號的對比圖，dat_1,dat_2,…,dat_N是沒有啟動校準模塊接收各通道信號，明顯存在固定相位差(且每次上電相位差不同)；cal_1,cal_2,…,cal_N是啟動校準模塊后接收的各通道信號，可見相位差被消除。

圖8 FPGA校準前信號

圖9 FPGA校準后信號

本文方法相位校正誤差主要來自量化誤差：一方面，用于校準的參考源是具有連續相位特性的正弦信號，將其存儲在有限空間的FPGA-ROM模塊之前必須對其進行量化，從而引入誤差，如深度512的ROM能夠存儲間隔0.7°的正弦數據，那么測算所得板級通道相位差精度不可能小于0.7°；另一方面，Cordic核在每次完成三角函數或星座旋轉運算之后對數據進行截斷/四舍五入等處理，也會引入誤差。兩個方面導致的誤差都能通過增大資源面積來降低，但對于包含DOA估計、譜峰搜索等大運算量的智能天線系統來說，FPGA邏輯資源非常寶貴，所以在實際系統設計時要綜合考慮、折中選擇。

6 結束語

本文設計了基于軟件無線電的智能天線系統方案，指出各通道幅相不一致的客觀現象及其危害，并分析了系統中相位校準的必要性，提出了射頻通道幅相測算和板級幅相測算相結合方案，給出了射頻通道幅相測算方法和步驟，在分析了零中頻射頻收發器架構的前提下分別從射頻和基帶兩個角度實現相位差測算，最后通過FPGA設計軟件模塊驗證了校準的可行性和正確性。

由于在線相位校準模塊僅在每次上電時運行一次，考慮到智能天線軟件設計復雜度大、占用資源多，校準模塊可采用可重構設計，這是后續研究中擬采用的方法。