車用塑封集成電路封裝失效率估計

吳世芳，潘進豊，謝杰任

（1.蔚思博檢測技術(合肥)有限公司車電功能安全服務事業處，上海 201203；2.虎尾科技大學，臺灣云林 63230）

1 引言

芯片（IC）封裝常見的封裝失效物理機制（Physical of Failure）有封裝材料分層、芯片破裂、焊點疲勞等，本研究的出發點為基于封裝失效模式評估封裝失效率（λpackage）。

就研究性而言，有許多研究采用有限元分析方法（Finite Element Analysis,FEA）建模，建模過程須多方數據、假設和仿真，眾多研究已對材料分層方面進行探討[1-3]，FEA適用于一種或兩種失效機制建模，常用于特定失效模式更深入或精準的研究。

就普遍性而言，可靠性工程師常用可靠度手冊或國際標準進行可靠性評估，常見的可靠度手冊為某公司或組織收集自家產品的數據所整理出來的失效率估計方法，例如貝爾通訊Telcordia SR-332，西門子SN 29500，法國空巴FIDES；而常見的國際標準有MIL-HDBK-217F、IEC TR-62380、IEC 61709等。相對于有限元分析，直接引用可靠度手冊或國際標準令人垢病的是，沒有在足夠科學的基礎上考慮設計、制造過程和選用材料/零件（Bill of Material,BOM）對產品可靠性的影響[4]；往往未針對故障機制先進行準確建模，也未考慮故障物理現象；或者沒有給出預測的任何置信度（Confidence Level）；另一個主要問題是過時的參考數據和資料，除了FIDES 2009A(2010)[5]、IEC 61709(2017)[6]、SN29500-2(2010)[7]、SN29500-11(2015)[8]、SN29500-15(2016)[9]及SN 29500-16(2015)[10]外，其余最新版本皆早于2010，眾所皆知，先進封裝技術的發展日新月異，從單一芯片封裝到系統級封裝（System in a Package，SiP），演進2D、2.5D直至3D；增加工藝如金屬凸塊(Bumping)、再布線工藝(Redistribution Layer，RDL)、中介層(Interposer)、硅通孔(Through-Silicon Via，TSV)等，發展出各類型的封裝，如天線封裝(Antenna in Package，AiP)、集成扇出型封裝(Integrated Fan-out，InFo)、芯片在晶圓基板封裝(Chip on Wafer on Substrate，CoWoS)、芯片在基板扇出型封裝(Fan-out Chip on Substrate，FoCoS)、扇出型晶圓級封裝(Fan-out Wafer Level Package，FOWLP)等，單一手冊或標準已難以涵括各類型封裝的失效率預估，如果IEC 62380繼續被認同，則重新梳理修整是必然的，本研究提出可參考增修的方向。

就通用性而言，國際電工委員會(IEC)發布的IEC TR-62380[11]是當前產業界常被引用的國際標準，該標準以電子產品整個任務輪廓中的熱效應用于故障率預測。IEC在2018年通告IEC 62380下架，并以IEC 61709取代，其采用的可靠性影響因子數值仍是1992—2001年間所采集的數據，而且失效率預估前未先就故障機制準確建模。盡管如此，歐美各主要芯片供貨商并未放棄使用IEC 62380，其原因是歐美芯片供貨商自使用IEC 62380起，芯片失效率估算經過后續幾個世代現場或者測試數據的可靠度發展及校正，俾助精確的預測該產品系列的失效率，其失效率預估只是其預測的起點值，而非終點值；另一方面，IEC 61709未提供其數學公式中參考條件下（40℃）的故障率λref，單單引用IEC61709并無法獨立完成故障率預測。

本文以IEC 62380探討車用塑封芯片λpackage為主軸，以標準的數學估算模型為基礎，就以下3個方面進行了研究與探討：1)車用供應鏈彼此間任務輪廓信息交換的方式和內容；2)發展封裝失效率估算方法和流程；3)延伸發展估算合理化方法和流程。

未來幾年，汽車行業的發展路線圖是電動汽車和自動駕駛，它的實現將帶來與汽車本身的發明同等質的變化。傳統機動車輛主要是機械傳動系統，但未來是電子控制系統，智能化新功能提高了駕駛員和其他道路使用者的安全性，這意味著許多電子組件必須重新以面向安全的開發過程才能實現安全目標，而其最直接的要素便是電子化系統的可靠性提升。而大部分芯片供貨商原是提供消費類產品的解決方案，對于消費類產品而言，僅約3～5年的使用壽命就足夠了，但汽車行規的使用壽命標準卻長達10～15年，因此功能安全與可靠性設計將是開發階段首先要面對的課題，而失效率預估正是功能安全與可靠性設計的必要輸入，所以，本文以一個實際汽車芯片封裝驗證案例為例，提供佐證以協助理解車用塑封集成電路封裝失效率估算。

2 任務輪廓

IEC 62380的可靠度估計必須根據其現場使用條件進行，即首要定義任務輪廓，因為任務輪廓足以左右電子組件的可靠性，所謂的任務輪廓為“在完整的生命周期中，電子部件或組件在其所有預期應用環境中，由工作條件表述其工作周期或熱負荷、功能負荷和其他應力等相關條件”，然而因個人使用條件、使用環境、操作習性的差異，電子部件任務輪廓肯定都無法對完整生命周期給予完善的定義，為此，IEC 62380建議考慮以下不同的操作模式階段，給復雜的任務輪廓有可循的方向去描述：各種平均外部溫度的開/關工作階段（熱循環）；具有各種平均外部溫度波動的永久工作階段（日間/夜間，及春夏秋冬，周期性升溫)；存儲或休眠階段模式具有各種平均外部溫度波動（日夜溫差）。

即便有規范建議，對于產業下游的芯片供應商，建立任務輪廓仍有障礙，因為只有OEM知道各個電子組件上的外部環境負載、組件的安裝位置以及確切生命周期[13]，通常也只有Tier1/Tier2供應商才知道電子化系統本身產生的總負載（例如自熱）及限制，而任務輪廓主要在汽車環境中用于指定熱負荷、功能負荷和其他應力，具體取決于電子控制單元（ECU）、芯片等的特定工作狀態，這卻是芯片供貨商負責的范疇。因此，安全可靠的開發項目要求必須透過OEM牢固地傳遞給Tier1/Tier2直至IC供貨商，并對供應鏈內的提案加以考慮和審查，任務輪廓在整個供應鏈中交換信息如圖1所示，如果這些信息的交換是明確的并且基于共同標準，則可以避免許多迭代甚至錯誤。

圖1 供應鏈上的任務輪廓信息交換

當前汽車開發過程中，在供應鏈上的開發合作伙伴之間沒有開啟交換有關任務輪廓信息的管道，尤其是芯片供貨商大多屬于SEooC[15](Safety Element out of Context)，更難取得上游廠商的確切信息，雖然在IEC 62380中提供了引擎室(Motor Control)和乘客艙(Passenger Compartment)兩種應用場景，仍不能以一概全，芯片開發商必須根據芯片的工作場景及操作型態給予相應的調整，并經由可靠度發展建立該車用電子的任務輪廓。

3 封裝失效率預估數學建模及估算流程[11,14]

芯片封裝在正常工作期間功耗散發的熱量或環境溫度變化導致熱波動或熱循環，觸發熱漲冷縮的物理現象，從而導致封裝材料之間、封裝與芯片間或封裝本體引腳與電路板互連焊點的應力和應變，亦或是熱循環產生反復伸張/壓縮(Tension/Compression)的剪應力。這是由于封裝各個組件間的材料特性和熱膨脹系數(Coefficient of Thermal Expansion，CTE)的不同而導致，最終造成芯片功能失效或降級(Degradation)，這即是IEC 62380封裝故障率建模的基礎理論。

It should be noted that this might be the first time that the word “independence”was associated with Tibet within a United States government document.

IEC 62380將整體IC故障率λ分為3個數學模型：硅芯片故障率λdie、封裝故障率λpackage和過壓故障率λoverstress。本文只探討λpackage。

式中，πa為電路板和封裝材料之間的熱膨脹系數差相關的影響因子，

αs和αc的參考值見表1；ΔTi為任務曲線第i個任務的平均振幅變化，

表1 封裝與PCB材料CTE[11]

(tae)i為任務輪廓第i階段設備周圍環境溫度的平均值，(tac)i為在鄰近組件的PCB平均環境溫度，tac等于PCB附近組件的平均升高溫度與tae的和，ΔTj為在τon階段消耗功率導致的組件內部溫度增加量；(πn)i為第i個影響因素，與熱變化的年循環次數有關，其溫度振幅為ΔTi，ni為第i個影響因素熱循環年次數，當ni≤8760次/年時，

當ni>8760次/年時，

πa、ΔTi和(πn)i等3個失效因子相加成的效應被認為是造成封裝失效模式的根本原因。對應于加速壽命實驗方法，可用JEDEC的功率循環[16](Power Cycling,PC)和熱循環[17](Thermal Cycling,TC)判斷電子封裝組件的允收與否。在此效應下，最容易受到傷害的區域是硅芯片表面邊緣和此區域的焊球，因為邊緣位置上的表面應力和剪力應變量最大[1]，另外芯片中心所受到的彎曲應力(Bending Stress)最大，常見的失效模式是芯片破裂，如圖2所示，這兩種加速測試方法非常接近實際故障情境，可作為測試驗證。

圖2 溫度變化造成的封裝失效

關于集成電路封裝的基本故障率λ3，IEC 62380提供了兩個查表，見表2及表3。表2視為非表面黏貼(non-SMT)類型芯片，λ3個別以引腳數量（S）為函數。表3則為SMT類型芯片，λ3以封裝體對角線長（D）為函數，再細分為兩種類型：一種是導線架（LF）的封裝，以S和引腳間距（Pitch）取代長度來計算D，如表3中Note（1）及Note（2）；另一種是球柵陣列（BGA）封裝，以長度和寬度來計算D，如表3中note（3）及note（4）。不可否認的是，表列的封裝類別無法囊括所有的封裝型態，尤其是先進封裝類型，如2D/2.5D/3D IC封裝，如果表上沒有合適的封裝類別，建議找相似類型的封裝來做評估，畢竟從數學模式來看，影響λ3最大的因素是S或是D，而影響λpackage最大的是λ3與熱漲冷縮效應的加乘效果。

表2 λ3值：以封裝引腳數S為函數[11]

表3 λ3值：對于SMT，以封裝對角線D為函數[11]

這個失效率預估數學模型缺少了高溫老化的失效效應，即便ΔTi已經包含了ΔTj，但是其高溫效應僅局限于1/3的ΔTj量度，對于當代高度可靠要求的復雜先進封裝結構建模是不足的，當2.5D/3D IC封裝處于高熱環境下，會引起封裝材料之間、封裝材料與芯片間諸如分層和開裂之類的失效機制[3]，可用JEDEC高溫存儲[18](HTSLT)作為壽命加速實驗方法，其失效原理是因為長期處于高于底部填充材料玻璃化轉變溫度(Tg)的環溫下，造成填充材料(Underfill)的老化質變，使填充材料/硅的界面強度減弱，而發生TSV中介層及底部填充材料分層或開裂的失效機制，如圖3所示，此時對失效的芯片進行FT(Final Test)，很容易看見Open/Short現象，這將是IEC 62380數學模型未來改善的方向之一，高溫場景下操作可考慮將阿瑞尼斯方程式(Arrhenius Equation)加入數學模型之中，譬如JEDEC 122H[19]以Norris Landzberg Model加乘Arrhenius Equation來估計可靠度。

圖3 高溫老化的失效效應

另外，此數學模型也沒有相對濕度的影響效應，主要是因為與溫度效應相比，濕度相關的故障率微不足道，特別是對于現代芯片，氮氧化物(Oxynitride)保護層對抗水氣的能力超強，因此可假設潮濕環境導致的密封外殼的故障率是零（λ0RH=0）[5,11]。

本文根據IEC 62380數學模型，發展了一個有層級、有順序、有邏輯的λpackage估計流程（見圖4），此流程可協助封裝失效率估算循序漸進、按步就班地完成。

圖4 λpackage估計流程

4 芯片封裝失效率估計合理化

第3節中估計λpackage數學模型是基于對器件封裝本身以及和系統印刷電路板的結構和熱特性的理解而建立，此數學模型同時包含封裝體內部和電路板焊點所有的故障模型，根據第3節數學模型不難發現蠻多焦點關注于熱應力循環造成芯片封裝體與電路板(焊點)之間的連接問題，事實上，封裝連接點和電路板之間連接的失效率取決于更多的因素，這些因素往往涉及電路板的特定設計，因此業界認同芯片封裝體與電路板的焊點故障可在電路板設計與電路板組裝工藝中克服，應歸類于電路板失效或是工藝改善的議題[15]，理當在系統或組件級的FMEA分析期間由系統集成商考慮，況且其他標準的失效率估計也不含焊點失效率，而封裝連接電路板之間相關的失效率估計約占整個λpackage的20%[20]，芯片封裝體的失效率(λpackagew/osolder)約占λpackage的80%。

先將λpackagew/osolder平均，再分布給每支引腳的失效率(λpin)，即λpin是通過將封裝體失效率除以封裝的總引腳數得到的。

而芯片并非每支引腳/焊球(Pin/Ball)都有引線鍵合，芯片封裝中有若干屬于非接觸(No Contact,NC)引腳/焊球，該引腳失效并不會造成芯片功能異常，故而只加總實際引線鍵合引腳/焊球數量的失效率，即是有效封裝體失效率(λpackage_true)：從而達成了芯片封裝失效率的合理化估計，詳細合理化流程如圖5所示。

圖5 封裝失效率估計合理化流程

5 實際驗證案例

IEC 62380中λpackage預估根據熱效應和任務輪廓，環境熱效應具有溫升兼熱循環；操作熱效應會產生ΔTj，ΔTj的計算基于組件芯片的功耗和封裝熱阻(取決于封裝類型、封裝引腳數和氣流)，欲降低λpackage亦應慎選封裝類型。

以下案例分析采用如表4所示的IEC 62380任務輪廓。τon為在有電源的工作模式下的總時間占比；τoff為在非工作或存儲/休眠模式下設備的總時間比例，τon+τoff=1；白天平均溫度為15℃，夜間平均溫度為5℃；開車時間為每天白天4次，每夜2次，整天都未使用的車輛每年30天；全年度總開車時間平均500 h。

表4 車用電子任務輪廓[11]

案例分析：

有一通訊芯片應用于車內的訊息傳遞，其封裝為0.50 mm節距，PQFP 128（14 mm×20 mm），芯片引腳分配如圖6所示，ΔTj=30℃，共有18支NC引腳，以SMT方式組裝在FR4電路板上，其合理封裝失效率預估見表5。

圖6 芯片引腳分配(Pin Assignment)

表5 案例：封裝失效率整理

λ3使用表3 SMT類別，取決于D的函數，其寬度為14 mm，S為128，pitch為0.5 mm，先計算D值，如表3中Note（2），再計算λ3，如表3中型2。使用式(2)計算影響因子πα，表1給出了αs(電路板CTE)=16和αc(封裝體CTE)=21.5。個別計算白天開車、夜間開車及不開車的溫度振幅ΔTi，如式(3)及表4。對于溫度年循環數(開關次數)都小于等于8760的汽車操作輪廓，參數(πn)i使用式(4)計算，ni為振幅ΔTi的年循環數。使用表4所示的“乘客艙電機控制”任務輪廓，結果總封裝失效率（包含與電路板連接焊點）如式(1)，λpackage=97 FIT。不包含焊點的封裝的總故障率如式(6)，λpackagew/osolder=77 FIT。假定封裝故障率在引腳之間平均分配，引腳故障率如式(7)，為λpin=77/128=0.6（FIT）。只計算110支（128-18）接觸引腳的失效率，封裝體失效率如式(8)，λpackage_true=0.6×110=66（FIT），其值僅約占總封裝失效率的2/3。

6 結論

本文藉由IEC 62380的芯片封裝失效率預估，討論與封裝失效有關的影響因子和對應的失效模式，特別是溫度變化造成封裝材料之間、封裝材料與芯片間、封裝本體與焊點互連中的應變和應力而引發的封裝材料分層、芯片破裂、焊點疲勞等失效，同時也說明了IEC 62380的不足之處，如高溫老化效應。此外，本文建議上下游供應鏈間應進行任務輪廓信息交換。

同時本文根據數學模型發展λpackage估計流程和合理化邏輯，因為中型封裝體以上的封裝失效率如依據IEC 62380的數學模型預估，結果動輒超過100 FIT，使用的方法可得到較合理、準確且較低的估計值，以實際驗證案例結果而言，比原預估值降低近1/3，這對后續的功能安全設計與可靠度設計有較大幫助。