射頻系統(tǒng)2.5D/3D封裝結(jié)構(gòu)的研究進(jìn)展

王豪杰，崔碧峰，王啟東，許建榮，王翔媛，李彩芳

（1.北京工業(yè)大學(xué)微電子學(xué)院，北京 100124；2.中國(guó)科學(xué)院微電子研究所，北京 100029)

1 引言

隨著5G通信的發(fā)展，射頻系統(tǒng)的復(fù)雜度越來(lái)越高，系統(tǒng)內(nèi)部集成的無(wú)源元件和有源器件數(shù)量呈幾何級(jí)增長(zhǎng)，射頻系統(tǒng)的小型化集成變得尤為重要[1-2]。射頻系統(tǒng)通常包括基帶、射頻和天線三部分，其中基帶部分用于處理物理層中的所有通信算法；射頻部分則包括發(fā)射通道和接收通道，信號(hào)發(fā)射時(shí)，射頻部分將基帶信號(hào)轉(zhuǎn)換成射頻信號(hào)，通過(guò)天線發(fā)射信號(hào)；接收信號(hào)時(shí)，天線接收信號(hào)，射頻部分將接收的射頻信號(hào)轉(zhuǎn)換成基帶信號(hào)。

目前射頻系統(tǒng)主要有SoC（System on Chip）和SiP（System in Package）兩種集成方式[3-6]。SoC中不同制造工藝的元器件，在一些情況下會(huì)出現(xiàn)工藝不兼容造成集成度降低，而且在射頻系統(tǒng)中容易出現(xiàn)信號(hào)傳輸、電磁干擾和電磁屏蔽、系統(tǒng)散熱等問(wèn)題[7-8]，無(wú)法真正實(shí)現(xiàn)射頻系統(tǒng)的異質(zhì)集成。SiP的發(fā)展正好彌補(bǔ)了SoC技術(shù)的不足，不僅可以減小系統(tǒng)體積，提高系統(tǒng)性能，還具有靈活的設(shè)計(jì)方案、系統(tǒng)的異質(zhì)集成、較短的開(kāi)發(fā)周期。相比于普通封裝，射頻系統(tǒng)封裝更加注重器件封裝后的散熱、射頻信號(hào)傳輸、電磁屏蔽等能力[9-11]。為實(shí)現(xiàn)更高的射頻系統(tǒng)封裝能力，現(xiàn)已開(kāi)發(fā)出多種射頻封裝結(jié)構(gòu)，其中又以先進(jìn)三維封裝結(jié)構(gòu)作為未來(lái)主要發(fā)展方向。本文詳細(xì)介紹了3種主流的射頻先進(jìn)三維封裝結(jié)構(gòu)及相關(guān)工藝，為射頻系統(tǒng)三維封裝發(fā)展提供一定的研究基礎(chǔ)。

2 RF SiP關(guān)鍵技術(shù)

射頻系統(tǒng)中無(wú)源元件占總元器件數(shù)量的60%～80%，如果將其全部集成為一個(gè)封裝模塊，可預(yù)見(jiàn)到射頻系統(tǒng)體積將會(huì)大幅減小，因此射頻封裝結(jié)構(gòu)從簡(jiǎn)單的2D平面有源器件和無(wú)源元件的橫向集成逐漸向3D垂直有源器件和無(wú)源元件的縱向集成發(fā)展。由于射頻系統(tǒng)自身特性及應(yīng)用環(huán)境，在電磁兼容、散熱、信號(hào)傳輸、器件小型化等方面，對(duì)材料、器件、工藝都有更高的標(biāo)準(zhǔn)。目前，2.5D/3D射頻系統(tǒng)封裝技術(shù)的研究主要包括中介層（Interposer）技術(shù)、埋入技術(shù)和堆疊技術(shù)。

2.1 2.5D中介層結(jié)構(gòu)

根據(jù)所用材料的不同，中介層可分為硅基、玻璃基與有機(jī)材料。中介層結(jié)構(gòu)主要由重分布層（Re-Distribution Layer，RDL）和通孔兩部分組成，其中通孔是作為中介層的核心組成部分，通孔工藝的發(fā)展影響著整個(gè)中介層結(jié)構(gòu)的性能指標(biāo)。由于中介層結(jié)構(gòu)擁有高精度布線、MEMS（Micro Electro Mechanical System）集成、IPD（Integrated Passive Device）集成和優(yōu)良的微波性能等能力，近年來(lái)成為全世界研究先進(jìn)封裝結(jié)構(gòu)的熱點(diǎn)之一。中介層結(jié)構(gòu)在射頻系統(tǒng)封裝中已經(jīng)得到廣泛的應(yīng)用，例如射頻前端模塊中收發(fā)機(jī)的集成、MEMS振蕩器的集成、MEMS濾波器的集成等。通過(guò)該結(jié)構(gòu)優(yōu)異的異質(zhì)集成能力可以形成一個(gè)高度統(tǒng)一的射頻系統(tǒng)，并且面對(duì)日益復(fù)雜的射頻系統(tǒng)，提供了高集成度、高性能、微體積射頻系統(tǒng)封裝解決方案。

2.1.1 硅基中介層

硅基中介層的RDL層采用和晶圓布線層相同的工藝，因此RDL層布線精度、線寬、線距相比于傳統(tǒng)基板布線得到了質(zhì)的提升，線寬線距已經(jīng)達(dá)到0.4μm/0.4μm[12]。此外RDL還可以通過(guò)在疊層之間集成無(wú)源器件，來(lái)增加中介層結(jié)構(gòu)的集成能力。其中電容的集成是通過(guò)蒸鍍Ti/Au（金屬層1）和電鍍Cu（金屬層2）工藝構(gòu)建MIM（Metal Insulator Metal）結(jié)構(gòu)薄膜電容，當(dāng)?shù)枳鳛镸IM薄膜電容的絕緣體時(shí)，電容密度達(dá)到320 pF/mm2。電感的集成是利用布線圖形電鍍Cu形成螺旋電感，已有研究表明布線層集成螺旋電感在2 GHz頻率下品質(zhì)因數(shù)為6，電感值可達(dá)3 nH[13-14]。

硅基中介層的通孔是通過(guò)在硅片上進(jìn)行DRIE（Deep Reactive Ion Etching）工藝刻蝕出TSV（Through Silicon Via）。TSV深寬比經(jīng)過(guò)多年的發(fā)展，當(dāng)前先進(jìn)TSV工藝可以達(dá)到5μm直徑、50μm深，深寬比達(dá)到了1∶10，較大的深寬比提高了硅基中介層的集成能力。TSV對(duì)射頻系統(tǒng)電氣性能的影響主要因素有信號(hào)TSV與地TSV之間的距離、深度、直徑、形狀。2013年HUANG等人通過(guò)改變地TSV與信號(hào)TSV的距離，測(cè)試信號(hào)TSV的傳輸性能，得出在低于7 GHz的頻率下，較大的間隔距離具有較好的傳輸性能，但是在25 GHz頻率以上，較小的間隔距離反而具有較好的傳輸性能[15]。2018年WANG等人通過(guò)電磁仿真TSV不同直徑的傳輸性能，得出在低頻或45 GHz以上超高頻率時(shí)，不同的TSV直徑對(duì)射頻傳輸參數(shù)S11影響較小，但在37～43 GHz的頻率范圍內(nèi)，隨著TSV直徑的增大，TSV的射頻傳輸參數(shù)S11隨之減小[16]。TSV的形狀包括普通的T形TSV、兩同軸階梯空心環(huán)TSV、S-COV（Silicon-Core Coaxial Via）等。TSV在加工制造過(guò)程中的理想形狀為圓柱體，但由于實(shí)際加工中工藝條件限制，TSV一般為T形，即側(cè)面有一定的傾斜，T形TSV的傾斜度會(huì)對(duì)電磁特性產(chǎn)生較大的影響，在高頻時(shí)理想圓柱形TSV相比于T形TSV有更優(yōu)異的傳輸性能。高頻信號(hào)傳輸時(shí)，由于趨膚效應(yīng)，信號(hào)只在傳輸路徑表面附近傳輸，因此，為減少工藝成本，改善TSV高頻性能，對(duì)TSV形狀進(jìn)行優(yōu)化，2017年LEE等人提出S-COV形狀，其在TSV通孔內(nèi)的硅芯表面淀積金屬Cu作為垂直互連通道，并且利用ABF（Ajinomoto Build-up Film）有機(jī)材料良好的電磁性能，將其填充在信號(hào)和地之間作為有機(jī)絕緣層，不僅降低了TSV的制造成本，同時(shí)增強(qiáng)了射頻傳輸能力[17]。2018年YAN等人研究出兩同軸階梯空心環(huán)TSV形狀，其采用HR-Si（High Resistivity Silicon）作為介質(zhì)層，由于HR-Si擁有較低的損耗因子，因此HR-Si介質(zhì)層可以有效降低射頻信號(hào)的損耗，使TSV在高頻環(huán)境下?lián)碛懈训男盘?hào)傳輸能力[18-19]。

隨著TSV工藝的發(fā)展，一些基于TSV中介層的封裝應(yīng)用得以實(shí)現(xiàn)。與平面電容、電感相比，三維無(wú)源器件具有更高的品質(zhì)因數(shù)和更好的高頻響應(yīng)。SUN等人將中介層平面布線電感下方的硅利用DRIE和RIE（Reactive Ion Etching）工藝刻蝕掉，其所形成的3D懸浮電感比平面電感品質(zhì)因數(shù)提升了一倍，工作帶寬提升了兩倍[20]。硅基中介層嵌入微流道的應(yīng)用，中介層中既包括傳輸電信號(hào)的TSV，也包括傳導(dǎo)熱量的微流道，CAI等人測(cè)試采用了嵌入微流道硅基中介層封裝的GaN功率放大器，在微流道內(nèi)液體流速為1.7 m/s的情況下，散熱能力達(dá)到400 W/cm2熱負(fù)荷，滿足功率放大器的要求[21]。目前射頻硅基MEMS主要應(yīng)用在振蕩器、雙工器和濾波器，將射頻MEMS高度靈活集成在射頻系統(tǒng)封裝中，從而減小互連寄生參數(shù)，實(shí)現(xiàn)優(yōu)越的電氣性能[22-23]。

2.1.2 玻璃基中介層

從材料本身性質(zhì)來(lái)看，玻璃有較好的射頻性能，包括高體電阻率、低介電常數(shù)、低介電損耗、熱膨脹系數(shù)可調(diào)性好等特點(diǎn)，在射頻系統(tǒng)中玻璃基中介層相較于Si基中介層具有高線性度、低插入損耗和低成本的優(yōu)點(diǎn)。因此國(guó)內(nèi)外研究機(jī)構(gòu)對(duì)玻璃基中介層展現(xiàn)出濃厚的興趣，其中2013年美國(guó)的佐治亞理工封裝研究中心探索了一種超小型化和多功能系統(tǒng)的新概念，稱為3D IPAC（Integrated Passive and Active Components），使用小型TGV（Through Glass Via）通孔在超薄玻璃基中介層進(jìn)行雙面有源器件和無(wú)源元件互連，元器件互連距離為30～50μm，利用3D IPAC集成的新型薄膜無(wú)源元件比當(dāng)前薄膜無(wú)源元件的厚度減少4/5[24]。

對(duì)于玻璃基中介層的3D射頻系統(tǒng)集成，先進(jìn)玻璃基RDL層線寬線距達(dá)到2μm/2μm[19，25]。TGV制作方法通常包括濕法刻蝕、RIE、噴砂、激光刻蝕、光敏玻璃的使用和玻璃回流工藝[26]。對(duì)于小孔徑TGV的加工，以目前的加工能力還無(wú)法達(dá)到先進(jìn)TSV孔徑的相同水平。

近年來(lái)基于TGV技術(shù)的玻璃基中介層被廣泛研究，2016年基于TGV工藝的高品質(zhì)因子3D電感器已被研究，其顯示出良好的射頻性能和基于TGV工藝在電子元件微型化方面的巨大潛力[27]；2017年HWANGBO等人通過(guò)在玻璃基中介層集成收發(fā)天線，在3D封裝結(jié)構(gòu)中進(jìn)行無(wú)線點(diǎn)對(duì)點(diǎn)的數(shù)據(jù)傳輸，突破了小型化封裝芯片與芯片間互連的瓶頸，優(yōu)化了3D封裝的設(shè)計(jì)和制造能力，減小了封裝體積[28]；2018年SHAH等人測(cè)試了采用共形電鍍工藝的TGV通孔，測(cè)試結(jié)果顯示，在10 GHz時(shí)TGV的射頻傳輸參數(shù)S21為0.014 dB，直流電阻為28 mΩ，在三次諧波測(cè)試中，擁有TGV的共面波導(dǎo)測(cè)試結(jié)構(gòu)相比于無(wú)TGV的共面波導(dǎo)結(jié)構(gòu)僅高2 dB，表明了結(jié)構(gòu)整體優(yōu)良的線性性能[29]；2019年ZHANG等人采用TGV技術(shù)在玻璃上集成BPF（Bandpass Filter），采用基于TGV的屏蔽環(huán)，不僅增強(qiáng)了帶通濾波器的抗干擾性，并且提高了帶通濾波器的散熱能力，集成TGV屏蔽環(huán)的BPF相比于不帶TGV屏蔽環(huán)的BPF，其FBW（Fraction Bandwidth）增加了3.1%，對(duì)集成TGV屏蔽環(huán)的BPF進(jìn)行熱仿真，得出BPF最高溫度僅為69.6℃。基于TGV技術(shù)的BPF在小型化、工藝難度和制造成本上都有較大的優(yōu)勢(shì)，在BPF中心頻率5 GHz附近，測(cè)得插入損耗為2.25 dB，返回?fù)p耗為15.8 dB[30]。由于先進(jìn)的DRIE刻蝕工藝無(wú)法應(yīng)用到TGV中，因此玻璃基中介層尚不能形成高深寬比的通孔。當(dāng)前TGV常采用激光打孔工藝制造，激光工藝存在孔內(nèi)殘?jiān)^多和孔徑較大的問(wèn)題，增加了填孔時(shí)間和填孔材料成本。并且在器件應(yīng)用范圍、結(jié)構(gòu)復(fù)雜度及集成度等方面低于硅基中介層，嚴(yán)重制約了玻璃基中介層的發(fā)展。

2.1.3 有機(jī)中介層

有機(jī)基板憑借自身在成本和制造方面的巨大優(yōu)勢(shì)，逐漸出現(xiàn)在高密度封裝的中介層結(jié)構(gòu)中。目前，先進(jìn)的有機(jī)中介層RDL布線密度量產(chǎn)可以達(dá)到8μm/8μm的線寬線距，現(xiàn)研究的RDL層布線密度最大可以達(dá)到2μm/2μm線寬線距。有機(jī)中介層中的微孔可以由CO2激光、UV激光、曝光光敏介質(zhì)層等工藝形成，其中由于CO2激光的波長(zhǎng)較大，在激光打孔時(shí)，介質(zhì)會(huì)產(chǎn)生大量的熱量，難以形成40μm以下的孔徑；UV激光可以選擇光斑大小及打孔模式，現(xiàn)已能夠量產(chǎn)40μm孔徑的微孔，并已開(kāi)始對(duì)30μm以下孔徑進(jìn)行研究；曝光光敏介質(zhì)層工藝是目前研究40μm以下孔徑的最新探索，通過(guò)曝光介質(zhì)層能夠形成5～20μm的微孔孔徑[19]。

有機(jī)中介層具有和硅基、玻璃基中介層相似的集成能力，并且完全適配各種尺寸需求的中介層封裝，有機(jī)材料熱膨脹系數(shù)（CTE）較大，為降低有機(jī)中介層的CTE參數(shù)，通過(guò)在介質(zhì)層中填入陶瓷和SiO2材料來(lái)提高系統(tǒng)的兼容性，常用的介質(zhì)層材料為ABF，內(nèi)部填充SiO2小球。在實(shí)際應(yīng)用中，除了在一些需要采用超高布線密度和超低介電損耗的情況下，有機(jī)中介層將是較適合的中介層結(jié)構(gòu)。2013年OKAMOTO等人研究了有機(jī)中介層想要達(dá)到和硅基中介層相同或者更高的傳輸帶寬，不僅需要較小的線寬線距，而且對(duì)有機(jī)材料的介電常數(shù)和表面粗糙度都有更高的要求[31]。2014年YOSHIZAWA等人將以STO（Strontium Titanate Oxide）為介質(zhì)材料的電容埋入到有機(jī)中介層中，通過(guò)與MOS（Metal Oxide Semiconductor）片上集成電容比較，得出STO電容對(duì)提高工作頻率和降低供電電壓的顯著貢獻(xiàn)[32]。

表1從集成度方面詳細(xì)對(duì)比了硅、玻璃、有機(jī)中介層結(jié)構(gòu)，在實(shí)際應(yīng)用中根據(jù)封裝需要選擇合適的材料[33-34]。表2列舉了硅、玻璃、有機(jī)3種材料的電磁參數(shù)，可以看出玻璃更加適合用于高速信號(hào)的傳輸[35]。中介層結(jié)構(gòu)本質(zhì)上還算不上真正的3D封裝結(jié)構(gòu)，但卻是現(xiàn)階段封裝技術(shù)可支撐并實(shí)現(xiàn)的先進(jìn)封裝結(jié)構(gòu)。

表1 中介層封裝結(jié)構(gòu)對(duì)比（單位：μm）

表2 硅、玻璃、有機(jī)材料電參數(shù)

2.2 埋入結(jié)構(gòu)

基板埋入結(jié)構(gòu)最早開(kāi)始于20世紀(jì)60年代，最初只是在陶瓷基板中埋入無(wú)源器件，構(gòu)成簡(jiǎn)單的埋入結(jié)構(gòu)，經(jīng)過(guò)不斷的發(fā)展，埋入結(jié)構(gòu)已研究出將有源、無(wú)源器件混合埋入基板中的工藝[35-36]。常見(jiàn)的先進(jìn)封裝結(jié)構(gòu)都是在基板表面上集成的3D結(jié)構(gòu)，而埋入結(jié)構(gòu)是向下發(fā)展的3D封裝結(jié)構(gòu)，它是通過(guò)在基板內(nèi)部埋入有源和無(wú)源器件形成一個(gè)基板內(nèi)部的微系統(tǒng)。常用的封裝基板材料有陶瓷、有機(jī)基板兩種，其中陶瓷基板材料由于成本、工藝、集成度等原因，較少應(yīng)用在埋入結(jié)構(gòu)中。有機(jī)基板埋入是目前應(yīng)用最廣、工藝成熟度最高的埋入結(jié)構(gòu)，并且為了匹配射頻器件中不斷提高的信號(hào)傳輸頻率，有機(jī)基板制造廠商已經(jīng)產(chǎn)出可以應(yīng)用到毫米波波段的高頻板材，例如LCP（Liquid Crystal Polymer）、BT（Bismaleimide Triazine）、ABF等，大大拓寬了有機(jī)基板的應(yīng)用范圍和工藝開(kāi)發(fā)靈活度。

早期基板埋入結(jié)構(gòu)如圖1所示[35-40]，大致分為芯片先置型埋入結(jié)構(gòu)和芯片后置型埋入結(jié)構(gòu)。芯片先置型埋入結(jié)構(gòu)指的是先將芯片嵌入到基板中，然后在芯片和基板上面進(jìn)一步制作多層互連線，該結(jié)構(gòu)具有良好的電氣性能、可靠性和縱向集成能力，但是加工工藝復(fù)雜，埋入芯片時(shí)容易對(duì)芯片造成一定的損傷，埋入芯片一次成型不可修復(fù)；芯片后置型埋入結(jié)構(gòu)是在疊層基板制作完成之后在基板上開(kāi)腔，然后將芯片埋入該腔體而形成的封裝結(jié)構(gòu)，該結(jié)構(gòu)具有工藝簡(jiǎn)單、成品率高、散熱好等優(yōu)點(diǎn)，但是對(duì)于埋入基板的表面空間，由于芯片的埋入不再適合集成其他器件，降低了埋入基板的集成度，因此需根據(jù)埋入器件類型和應(yīng)用需求，選擇合適的埋入結(jié)構(gòu)。

圖1 早期基板埋入結(jié)構(gòu)

為了追求更好的電性能、更直接的散熱通道，更輕、更小的尺寸和更低的成本，結(jié)合芯片先置型埋入和芯片后置型埋入封裝技術(shù)，中國(guó)科學(xué)院微電子研究所提出了兩種埋入型板級(jí)封裝技術(shù)，即器件埋入芯層和器件埋入壓合層兩種埋入結(jié)構(gòu)（見(jiàn)圖2所示）[41]。器件埋入壓合層可以將更多的器件埋入基板中，有更高的集成度，但是由于埋入器件的厚度不一致，芯片背部不適合激光鉆盲孔，因而不適合有背金接地要求的芯片埋入；器件埋入芯層可以埋入有背金接地要求的芯片，但是只適合厚度相似的芯片的埋入。工作時(shí)如果射頻功率器件不能及時(shí)導(dǎo)出熱量，器件產(chǎn)生的高熱會(huì)導(dǎo)致熱應(yīng)力沖擊，造成結(jié)構(gòu)缺陷、失效和損傷。有機(jī)基板埋入結(jié)構(gòu)憑借芯層材料和介質(zhì)層材料的快速發(fā)展，無(wú)論埋入何種材料的射頻芯片，都能尋找與其CTE相近的基板進(jìn)行埋入，減小因熱應(yīng)力而導(dǎo)致的結(jié)構(gòu)損壞，此外由于芯片是埋入在基板，芯片產(chǎn)生的熱量可以通過(guò)與其相連的導(dǎo)熱通道直接將熱量傳導(dǎo)至封裝外部，有效地解決了芯片熱管理問(wèn)題。在射頻封裝中有機(jī)基板埋入因小型化、低成本、工藝成熟等優(yōu)點(diǎn)，在眾多封裝結(jié)構(gòu)中脫穎而出。采用埋入結(jié)構(gòu)封裝的射頻系統(tǒng)與目前的封裝結(jié)構(gòu)相比，可以減小50%的封裝體積，并且射頻系統(tǒng)性能保持不變[42]。日本封裝廠商TDK采用SESUB（Semiconductor Embedded in Substrate）埋入技術(shù)與傳統(tǒng)封裝的性能對(duì)比如圖3所示[43]。

圖2 埋入結(jié)構(gòu)

圖3 SESUB埋入技術(shù)與傳統(tǒng)SiP封裝的性能對(duì)比

2.3 堆疊結(jié)構(gòu)

堆疊結(jié)構(gòu)是真正意義上的3D封裝，封裝結(jié)構(gòu)是從垂直的維度上來(lái)增加系統(tǒng)的集成度。早期堆疊結(jié)構(gòu)主要應(yīng)用在存儲(chǔ)器芯片封裝中，將多個(gè)存儲(chǔ)芯片在垂直方向上堆疊起來(lái)實(shí)現(xiàn)高帶寬數(shù)據(jù)交換。近些年3D堆疊結(jié)構(gòu)逐漸開(kāi)始應(yīng)用在射頻系統(tǒng)領(lǐng)域，堆疊結(jié)構(gòu)解決了系統(tǒng)集成Tx/Rx射頻前端鏈路、天線、變頻模塊、基帶部分的小型化和電磁兼容等難題。當(dāng)前3D堆疊結(jié)構(gòu)主要包括引線鍵合堆疊、TSV堆疊、PoP（Package on Package）3種堆疊封裝結(jié)構(gòu)，它們具有不同的特點(diǎn)，應(yīng)用場(chǎng)景也不盡相同。其中PoP封裝結(jié)構(gòu)在射頻系統(tǒng)封裝中應(yīng)用廣泛，是目前和未來(lái)主要研究的射頻封裝堆疊結(jié)構(gòu)。

2.3.1 引線鍵合堆疊結(jié)構(gòu)

引線鍵合堆疊結(jié)構(gòu)如圖4所示[44]，利用引線鍵合互連技術(shù)，把不同功能的射頻芯片通過(guò)層疊的方式，堆成緊湊的三維立體結(jié)構(gòu)。引線鍵合堆疊是將多個(gè)裸芯片通過(guò)粘膠層垂直粘貼在一起，再將粘貼完成的裸芯片和基板封裝在一起，芯片與芯片之間的互連、芯片與基板之間的互連都是采用打線的方式進(jìn)行鍵合，適合芯片間的異質(zhì)集成。但是由于堆疊是用打線進(jìn)行互連的，對(duì)于射頻系統(tǒng)傳輸線阻抗匹配和寄生參數(shù)會(huì)造成不利的影響，因此引線鍵合堆疊結(jié)構(gòu)較少在射頻領(lǐng)域中應(yīng)用。

圖4 3D引線鍵合堆疊

2.3.2 TSV堆疊結(jié)構(gòu)

TSV堆疊結(jié)構(gòu)如圖5所示[45]，每個(gè)堆疊芯片通過(guò)倒裝互連的方式將芯片垂直堆疊在一起，堆疊芯片中的TSV通孔用作上下層的互連通道，該結(jié)構(gòu)所使用的TSV工藝和中介層的TSV工藝相同。晶圓上TSV密度和電性能影響著堆疊結(jié)構(gòu)的互連密度和互連帶寬，由于TSV堆疊結(jié)構(gòu)是通過(guò)犧牲一定的芯片使用面積來(lái)達(dá)到高密度封裝的，因此互連區(qū)域TSV的尺寸大小同樣影響著堆疊封裝密度，另外，TSV通道設(shè)計(jì)對(duì)射頻信號(hào)的串?dāng)_、損耗、反射等信號(hào)傳輸問(wèn)題至關(guān)重要。TSV堆疊結(jié)構(gòu)與引線鍵合堆疊結(jié)構(gòu)相比，擁有更快的通信速度、更低的能量消耗、更短的互連距離、更高的集成度。但是，TSV堆疊結(jié)構(gòu)對(duì)裝配精度、材料兼容性及堆疊芯片的尺寸統(tǒng)一要求嚴(yán)格，對(duì)于多種異質(zhì)射頻芯片的封裝就會(huì)顯得力不從心，因此該種堆疊結(jié)構(gòu)較少在射頻系統(tǒng)中應(yīng)用，更多應(yīng)用在多個(gè)存儲(chǔ)芯片和邏輯芯片之間的高帶寬互連。當(dāng)前TSV堆疊結(jié)構(gòu)是T/R組件一體化研究的熱點(diǎn)，射頻前端器件與天線通過(guò)堆疊形成TSV瓦片式堆疊結(jié)構(gòu)。將射頻芯片進(jìn)行堆疊封裝，無(wú)論是引線鍵合堆疊還是TSV堆疊，都會(huì)改變芯片表面?zhèn)鬏斁€的介電常數(shù)，從而影響射頻性能，此外，射頻芯片表面常有較為脆弱的空氣橋結(jié)構(gòu)，在堆疊裝配過(guò)程中極易遭到損壞。

圖5 TSV芯片堆疊

2.3.3 PoP堆疊結(jié)構(gòu)

PoP堆疊結(jié)構(gòu)如圖6所示[46-47]，由多個(gè)封裝體在垂直方向鍵合組成，根據(jù)鍵合方式又分為PoP堆疊和柔性基板PoP堆疊。PoP堆疊結(jié)構(gòu)是將2個(gè)獨(dú)立的封裝體通過(guò)鍵合在垂直的方向上堆疊在一起，PoP上層和下層互連常用的有3種鍵合類型：銅柱（Through InFO Vias，TiVs）、穿塑孔（Through Mold Via，TMV）、焊接球，其中TiVs在互連密度、互連尺寸、互連距離上都要明顯優(yōu)于其他2種鍵合類型。柔性基板PoP堆疊是通過(guò)普通基板和柔性基板相結(jié)合的方式形成的3D堆疊，柔性基板嵌入在2個(gè)普通基板中間層，作為2個(gè)普通基板的電互連通道，利用柔性基板的可彎曲特性，可以將2個(gè)普通基板進(jìn)行上下堆疊，提高封裝集成度。上下基板互連部分的柔性基板主要由3部分構(gòu)成：金屬層、介質(zhì)層、粘貼層，其中金屬層作為上下基板的電互連傳輸通道，粘貼層主要是增加互連部分的機(jī)械強(qiáng)度，相比于利用導(dǎo)通孔進(jìn)行垂直互連的堆疊結(jié)構(gòu)，柔性基板PoP堆疊結(jié)構(gòu)具有更高的互連密度和異構(gòu)集成度。在設(shè)計(jì)射頻系統(tǒng)PoP堆疊結(jié)構(gòu)時(shí)，通過(guò)對(duì)低損耗垂直傳輸、信號(hào)通道隔離、模擬和數(shù)字信號(hào)通路的低串?dāng)_和有效的熱管理優(yōu)化，射頻PoP堆疊結(jié)構(gòu)實(shí)現(xiàn)了良好的電氣和可靠性性能。

圖6 PoP堆疊結(jié)構(gòu)

2017年NAIR等人利用e-WLB(Embedded Wafer Level BGA)技術(shù)設(shè)計(jì)并制作了一種適用于可穿戴電子系統(tǒng)的三維堆疊封裝，該結(jié)構(gòu)中集成6個(gè)射頻和數(shù)字IC，以及24個(gè)不同尺寸的無(wú)源組件，3D堆疊封裝尺寸為6.0 mm×5.5 mm×1.9 mm，比使用傳統(tǒng)印刷電路板技術(shù)制作的相同系統(tǒng)小55%，測(cè)試結(jié)果表明，系統(tǒng)性能與之前的系統(tǒng)相同或更好[48]。2018年HSU等人提出一種低翹曲6層堆疊扇出封裝結(jié)構(gòu)，這種FO PoP堆疊結(jié)構(gòu)在縱向和橫向上都具有較高的集成靈活性，并且該3D扇出堆疊方案繼承了扇出封裝的散熱優(yōu)勢(shì)，減少了熱串?dāng)_，為高度異構(gòu)和復(fù)雜系統(tǒng)集成提供了一個(gè)有力的解決方案[49]。2018年LIU等人提出了基于PoP結(jié)構(gòu)的雙頻段射頻SiP模塊的設(shè)計(jì)與實(shí)現(xiàn)，采用BGA（Ball Grid Array）將RO4350B高頻基板與BT-HDI（High Density Interconnect）基板垂直疊加，射頻SiP的尺寸為3.8 cm×4.0 cm×0.4 cm，集成了50個(gè)裸片和251個(gè)無(wú)源器件，射頻通路的插入損耗優(yōu)于0.4 dB，通道隔離和混合信號(hào)隔離優(yōu)化后均優(yōu)于60 dB，全負(fù)載熱模仿真表明，芯片結(jié)溫可以滿足125℃的要求[50]。2017年WU等人研究了一種柔性基板的三維堆疊射頻SiP結(jié)構(gòu)，該封裝結(jié)構(gòu)應(yīng)用在微基站的射頻前端系統(tǒng)集成，設(shè)計(jì)的射頻SiP為為5.0 cm×5.3 cm×0.8 cm，包括超過(guò)33個(gè)有源芯片和600個(gè)以上的無(wú)源組件[47]。柔性基板PoP對(duì)于天線集成提供了一個(gè)較好的解決方案，很好地解決了AiP（Antenna in Package）小型化的難題[51]。表3詳細(xì)對(duì)比了IC堆疊與PoP堆疊的優(yōu)劣勢(shì)，PoP在成本、堆疊靈活性和熱管理指標(biāo)上擁有較大優(yōu)勢(shì)[49]。

表3 PoP與傳統(tǒng)3D IC堆疊結(jié)構(gòu)對(duì)比

3 3D RF SiP結(jié)構(gòu)遇到的挑戰(zhàn)

先進(jìn)射頻封裝結(jié)構(gòu)在發(fā)展過(guò)程中，會(huì)由于封裝材料、工藝、裝配等因素制約其在射頻系統(tǒng)中應(yīng)用。先進(jìn)封裝結(jié)構(gòu)中所用到的主要材料有硅、玻璃和有機(jī)材料，每種封裝材料所遇到的研究挑戰(zhàn)都有所差別，因此根據(jù)封裝材料特性來(lái)適配加工工藝和射頻器件是必不可少的。

3.1 中介層結(jié)構(gòu)

中介層結(jié)構(gòu)包含硅基中介層、玻璃基中介層、有機(jī)中介層3種材料結(jié)構(gòu)。硅基中介層芯片和I/O集成數(shù)量的挑戰(zhàn)，對(duì)于較薄硅基中介層加工制造時(shí)涉及到鍵合和解鍵合工藝，鍵合膠耐受溫度一般低于150℃，而RDL介質(zhì)層固化溫度較高，從而影響多層布線的集成；硅基中介層中的PI（Polyimides）和金屬層及基底之間的黏附力，PI表面均勻性，亦影響布線層數(shù)。硅基中介層成本上的挑戰(zhàn)在于為實(shí)現(xiàn)超高密度的布線采用半導(dǎo)體前道工藝，導(dǎo)致制造成本過(guò)高，增大了企業(yè)成本壓力。玻璃基中介層TGV的工藝挑戰(zhàn)是常用的玻璃打孔工藝（噴砂、光敏玻璃）存在孔型不均勻和不平整問(wèn)題，激光打孔時(shí)會(huì)產(chǎn)生介質(zhì)飛濺、孔周邊殘?jiān)コщy等問(wèn)題，由于現(xiàn)有工藝無(wú)法形成高深寬比的TGV，造成填孔時(shí)間和材料成本增加；在散熱方面，由于玻璃的導(dǎo)熱率遠(yuǎn)小于硅，導(dǎo)致結(jié)構(gòu)中熱量無(wú)法及時(shí)散出。有機(jī)中介層結(jié)構(gòu)對(duì)于5μm以下的線寬線距，常規(guī)的基板加工工藝?yán)щy，常采用半導(dǎo)體工藝來(lái)實(shí)現(xiàn)超高密度的布線；由于超薄介質(zhì)材料中無(wú)法填料，中介層存在翹曲問(wèn)題，對(duì)有機(jī)中介層的可靠性也帶來(lái)挑戰(zhàn)。

3.2 埋入結(jié)構(gòu)

對(duì)于埋入結(jié)構(gòu)來(lái)說(shuō)，埋入基板中集成有源器件、無(wú)源元件及多功能器件，多種器件異構(gòu)集成在埋入結(jié)構(gòu)中，將會(huì)導(dǎo)致多種材料及結(jié)構(gòu)性物理參數(shù)的失配，如果沒(méi)有一定的緩沖和兼容機(jī)制，熱集中時(shí)會(huì)降低埋入層和整體結(jié)構(gòu)的可靠性。另外，埋入器件后埋入層表面的清潔、介質(zhì)壓合后的平整度和埋入器件的兼容性，也影響著結(jié)構(gòu)穩(wěn)定和信號(hào)完整性。

3.3 堆疊結(jié)構(gòu)

對(duì)于TSV堆疊結(jié)構(gòu)，對(duì)芯片堆疊裝配工藝的挑戰(zhàn)來(lái)自于對(duì)于超薄芯片的裝配精度和平整度的要求非常嚴(yán)格，此外堆疊結(jié)構(gòu)中射頻異構(gòu)系統(tǒng)集成以及相關(guān)熱機(jī)械可靠性問(wèn)題也是一個(gè)嚴(yán)峻挑戰(zhàn)。對(duì)于PoP堆疊結(jié)構(gòu)，主要研究和挑戰(zhàn)是堆疊封裝后結(jié)構(gòu)的翹曲和互連距離增加，結(jié)構(gòu)翹曲降低了PoP封裝的可靠性，影響器件的使用壽命，封裝間互連距離的增加將會(huì)導(dǎo)致射頻信號(hào)傳輸性能變差。此外，I/O間距過(guò)大，對(duì)PoP高密度集成也形成了較大的挑戰(zhàn)。

4 RF SiP結(jié)構(gòu)的研究趨勢(shì)

射頻系統(tǒng)在向著高頻、高密度、多功能、小型化、結(jié)構(gòu)多樣化以及低成本方向發(fā)展的同時(shí)，會(huì)遇到工藝、信號(hào)完整性、熱管理等方面的挑戰(zhàn)。為了滿足射頻系統(tǒng)對(duì)低介電常數(shù)、低損耗材料的需求，通過(guò)不斷研究已經(jīng)開(kāi)發(fā)出如陶瓷系材料(Al2O3、SiO2等)、有機(jī)材料(BT、聚酰亞胺等)、硅基材料、玻璃基材料等高頻射頻封裝材料。未來(lái)的先進(jìn)結(jié)構(gòu)必然是一體化封裝，從射頻器件一體化（射頻開(kāi)關(guān)、低噪聲放大器、功率放大器等）封裝，到系統(tǒng)一體化（從前端邏輯器件到后端天線）集成，形成一個(gè)體積更小、散熱更強(qiáng)、一體化程度更高的射頻系統(tǒng)封裝。圖7為2014年格魯曼（NGAS）公司面向異質(zhì)集成開(kāi)發(fā)的先進(jìn)三維封裝結(jié)構(gòu)，內(nèi)部集成多種異質(zhì)模塊，為未來(lái)高集成度射頻系統(tǒng)封裝的發(fā)展提供了一定的指導(dǎo)意義[52]。

圖7 NGAS異質(zhì)集成結(jié)構(gòu)

5 結(jié)論

本文介紹了目前射頻系統(tǒng)封裝結(jié)構(gòu)的發(fā)展現(xiàn)狀及現(xiàn)有的先進(jìn)射頻封裝工藝。從先進(jìn)射頻封裝技術(shù)發(fā)展要求來(lái)看，射頻系統(tǒng)全方位、一體化三維封裝勢(shì)在必行。