基于電容補償的鍵合金絲互連微波特性研究

王 磊，王愛華

（中國航天科工集團8511研究所，南京 210007）

1 引言

金絲鍵合是實現微波組件中芯片級電氣互連的關鍵工藝技術，金絲鍵合技術直接影響到電路的可靠性和穩定性，對微波毫米波電路的傳輸特性有較明顯的影響。金絲鍵合的工藝質量參數已經有較多的學者對其進行了系統的研究和驗證，同時國家也出臺了相關標準（GJB 548B-2005）用于指導生產，本文不再贅述[1-6]。模型參數的準確提取是金絲互連成功應用的重要前提，主要用于指導設計相應的阻抗匹配、補償電路，實現最優的電路性能。電路模型參數的提取通常有以下3個途徑：（1）基于全波分析，如有限元法、時域有限差分法對金絲鍵合互連的結構模型進行全波仿真分析；（2）基于儀器測量的手段方法，使用矢量網絡分析儀對金絲互連結構的S參數進行準確測量；（3）準靜態分析法，將金絲互連分解為多段傳輸線，分段分析其等效電路參數[7]。本文利用基于有限元的全波仿真軟件Ansoft HFSS，對金絲互連進行仿真分析，給出簡便有效的容性補償電路枝節，有效提高了采用引線鍵合互連工藝的微波毫米波組件的傳輸特性。

2 金絲互連模型及仿真

金絲互連的典型模型如圖1所示，在2個有一定間隙的50Ω微帶之間采用鍵合金絲形式互連，其對應的等效電路模型如圖2所示[8]，其中，金絲可等效為串聯電阻R和串聯電感L，鍵合金絲兩邊的焊盤則等效為2個并聯的電容C1和C2。

圖1 金絲互連三維模型

圖2 金絲互連等效電路模型

其中串聯電阻R和串聯電感L的值由金絲的數量、直徑、跨距及拱高決定。鍵合金絲的這些參數對微波性能的影響也有學者進行了充分的研究和論證，這里不再對其進行仿真驗證。本文選取0.254 mm厚度的羅杰斯5880基板來建模，其50Ω微帶線線寬為0.780 mm。組件中，通常需要鍵合金絲互連的區域，基板之間也必然存在一定的間隙，不同的間隙對微波性能的影響見圖3。

圖3 不同基板間隙對鍵合金絲電路性能的影響

從圖3中可以看出，間隙b越大，駐波越大，插損越大。間距0.1 mm時的插損為0.038 dB，間距為0.3 mm時的插損為0.059 dB，插損惡化了55%。另外還比較了在不同頻率下鍵合金絲的數量對微波性能的影響，圖4為在10～20 GHz頻率范圍的金絲數量分別為2、3、4根的微波特性，圖5為在30～40 GHz頻率范圍的金絲數量分別為2、3、4根的微波特性。從仿真結果可以看出，鍵合金絲數量對電路微波特性影響較明顯，金絲數量越多，電路的微波特性越好，尤其是與30～40 GHz頻率范圍相比更加明顯。

圖4 10～20 GHz范圍的不同鍵合金絲數量對微波性能的影響

圖5 30～40 GHz范圍的不同鍵合金絲數量對微波性能的影響

3 電容補償電路結果分析

多芯片組件中，通常需要鍵合金絲的芯片焊盤尺寸有限，直徑25μm的金絲最多允許鍵合3根，且大多數情況下僅允許2根。需要考慮如何在鍵合金絲為2根的前提下，改善電路的微波性能。在20 GHz以下，2根鍵合金絲已滿足大多數的電路應用，這里著重研究在30 GHz以上的工作頻段。根據圖2的鍵合金絲電路模型，采用電容補償的方式來改善電路性能，在基板間隙為0.2 mm、鍵合金絲2根的微帶電路中，通過增加容性補償枝節來改善電路性能，其三維模型見圖6。調配枝節的尺寸為0.2 mm×0.2 mm，共4個。

圖6 電容補償枝節的鍵合金絲模型

圖7為電容補償鍵合金絲模型的仿真結果，結果表明，在30～40 GHz頻率范圍內，經過電容補償，電路駐波最大為1.15，插損最高為0.045 dB，而電容補償前電路的駐波最大為1.53，插損最高為0.23 dB（見圖5），經過電容補償的鍵合金絲電路特性較補償前有明顯的改善，且電路結構簡單，幾乎不增加電路原有尺寸。

圖7 電容補償枝節的鍵合金絲電路性能

圖8為電容補償鍵合金絲模型的實測結果，在30～40 GHz頻率范圍內VSWR最大為1.3，插損最大為0.64 dB，減去測試電路中2只2.92-K型連接器共計0.4 dB，實際微帶電路插損約0.24 dB，與仿真結果較為吻合，能夠滿足工程實際應用需求。

圖8 電容補償枝節的鍵合金絲電性能實測結果

4 結論

論文以工程應用為背景，使用簡單的電容補償結構來改善鍵合金絲互連的微波特性。仿真驗證結果表明，電容補償結構明顯改善了鍵合金絲電路在30～40 GHz頻率范圍內的微波特性，且幾乎不增加電路尺寸，易于工程實現。