差分電感的建模與仿真及其在振蕩器電路中的應用

李超 宛操 朱浩慎 薛泉

0 引言

隨著CMOS工藝的發展,集成電路朝著高集成、低功耗的方向發展,并使得CMOS工藝更加廣泛地應用在毫米波集成電路中．在毫米波集成電路中,電感的作用往往無法被取代．作為關鍵器件之一的電感,在電路中主要起到了調諧、匹配、濾波,以及扼流圈等功能．然而,對于一些特殊性能的電感,無法簡單地通過工藝庫獲取參數,借助第三方的電磁仿真軟件得到的S參數文件盡管精度高,但在具體電路中會降低仿真速度并且影響電路收斂性．因此需要對電感進行建模,盡可能使用簡單的集總元件去等效某個頻段的電感特性,包括感值與品質因數Q,借此可以更高效地進行集成電路的設計與仿真．

為了對電感特性進行描述,國內外學者提出了各種類型的等效電感模型．1998年Yue等[1]提出了最簡單的電感π模型,該模型可以在電感發生自諧振之前有效地模擬電感的電磁特性．隨著頻率的升高,多種寄生效應導致π模型無法模擬這些寄生．因此,文獻[2]于2012年提出雙π模型,雙π模型能夠更為廣泛地模擬電感中存在的趨膚效應與鄰近效應帶來的寄生,能更好地適應高頻環境．為了更準確地提取模型參數,Yang等[3]于2014年提出了T模型,相比于π模型,T模型能夠在自諧振頻率之后也能有效地模擬電感的性能,但相應的結構也變得更加復雜．在近幾年,國際上關于片上電感的研究逐漸成熟[4-6],模型也逐漸完善,但是它們都是將電感單獨孤立出去作為一個模塊進行建模與仿真的,結合了具體電路的電感模型仍需進一步進行建模與優化．

為了解決上述問題,本文提出了能夠適配于振蕩器電路的電感建模方法,該方法所構建出來的電感模型能夠更好地與振蕩器電路相適配,并且能夠改善仿真的收斂性,同時加快電路的仿真速度．在接下來的章節中,首先將建立電感的一般模型,分析模型的感值以及Q值與多個電磁(EM)仿真軟件的誤差．其次,結合具體的振蕩器電路,分析優化電感中關鍵節點的寄生參數,構建適配于振蕩器的具體電感模型,通過比較電感模型、EM仿真結果以及實測結果對振蕩器性能產生的誤差,分析模型的優缺點．最后對本文提出的電感建模方法進行歸納與總結,分析其在不同電路中的應用方法．

1 CMOS片上電感分析

一般情況下,代工廠會針對不同尺寸的電感提供一套統一的電感模型,但是該模型往往只適用于較低頻段,毫米波頻段產生的寄生往往是模型庫里的電感無法模擬的．因此,對于一個帶有中心抽頭的差分電感,本文設計了如圖1所示的模型．圖2為實際電感版圖．

圖2 差分電感三維版圖Fig.2 The 3D layout of differential inductor

圖1、圖2中Ls1是差分電感的一半等效電感,Rs1是其對應的等效電阻,表示金屬的串聯損耗.兩個相互纏繞的Ls1會相互耦合,形成耦合系數k1,如圖 2所示．由于中心抽頭的存在,會產生Ls2的等效電感,Rs2是其對應的串聯損耗,同時Ls2會與Ls1形成耦合,產生耦合系數k2．隨著工作頻率的增加,電感Lp1和Lp2以及對應的損耗電阻Rp1和Rp2表示趨膚效應、鄰近效應與襯底渦流帶來的影響[7]．另外,P1、P2和Tap三個端口之間會形成耦合電容Cs1和Cs2,該電容會隨著電感間距的增大而減小．整個電感會在氧化物層形成電容,我們將其等效到P1、P2和Tap處,容值為Cox．另外,以硅為襯底的工藝下還會在襯底層中形成到地的電容Csub以及其寄生電容Rsub．

為了驗證模型的準確性,我們選取一組八邊形中心抽頭差分電感為例子,其中間距S=2 μm,線寬W=15 μm,圈數N=2,半徑R分別為20、25和30 μm,仿真其P1、P2、Tap三個端口的S參數．根據式(1)—(4)[8],可以通過S參數獲取電感感值Ldiff與品質因數Qdiff．

(1)

(2)

(3)

(4)

利用HFSS電磁仿真軟件對電感進行仿真,并利用仿真得到的S參數進行模型的參數提取,將提取得到的參數代入模型,并對模型進行S參數仿真,最后通過式(1)—(4)可以得到如圖3—5所示的對比結果．對比結果顯示,集總電路模型與仿真結果相當吻合,電感值和Q值的偏差都在5%以內．

圖3 基于HFSS仿真與模型擬合下R=20 μm電感感值和Q值比較Fig.3 Comparison of inductance and Q between HFSS simulation and model under R=20 μm

圖4 基于HFSS仿真與模型擬合下R=25 μm電感感值和Q值比較Fig.4 Comparison of inductance and Q between HFSS simulation and model under R=25 μm

圖5 基于HFSS仿真與模型擬合下R=30 μm電感感值和Q值比較Fig.5 Comparison of inductance and Q between HFSS simulation and model under R=30 μm

2 改進型片上電感分析

在實際使用中,由于芯片加工廠的要求,往往需要加入金屬塊進行密度填充,這一部分金屬塊將增加電感到地的電容．同時,電感的多個輸入端口到Pad上的引線會增加電感本身的感值．如果這一部分引線與其他金屬線或金屬塊比較接近,還會增加電感本身的寄生,從而對電感本身的性能造成進一步影響．接下來將詳細地分析這部分的影響并對原有模型進行改進．

2.1 金屬塊對金屬線的影響

一般來說,芯片加工對金屬密度會有一定的要求,而電感往往不能滿足此密度要求,代工廠會在電感區域添加電感識別層,該層用于芯片加工時對電感進行識別,跳過對電感密度的檢測．同時由于該識別層的存在,代工廠要求在電感周圍添加金屬塊,這部分金屬塊往往會增加電感到地的寄生電容．一般來說,電感由頂層金屬(例如M9層)構成,周圍的金屬塊從M1層覆蓋到M9層,如圖 6a所示,當電感通過較高頻率的信號時,電感的電磁感應效應增強,導致金屬塊上產生反方向的渦流,這些渦流會導致能量損耗.根據Q值的定義[9],能量損耗會導致Q值的下降．另外,周圍的金屬塊可以等效成多個電容Ccouple的串聯,如圖 6b所示,這些等效電容會增加電感到地的寄生電容,導致電感自諧振點的偏移．

圖6 金屬塊對金屬線的影響示意圖Fig.6 Schematic diagrams of influence between metal blocks and metal wires (a),and parasitic capacitance (b)

經過上述分析,由金屬塊引入的寄生電容相互串聯到地,最底層的金屬塊同樣會在氧化物層和襯底層形成寄生電容．同時,由于渦流的原因,會導致電感的Q值下降,即可以等效成增大了電感的串聯寄生電阻,該電阻的阻值由下降的Q值決定．

2.2 金屬線對金屬線的影響

由于實際使用的電感往往需要把金屬線延伸到所需的位置,這就導致了電感各個參數的變化．同時,在金屬線延伸的過程中,如果有其他走線與電感金屬線相距較近,高頻的電感金屬線會與其他走線形成耦合,包括電偶合和磁耦合．因此在實際使用中,需要根據實際情況改進模型,將電感金屬線與其他走線的耦合考慮進去．

對于一根高頻金屬走線,會與其周圍靠近的其他金屬線產生耦合.先以兩根金屬走線為例,此時可以分為兩種情況,兩者平行或垂直,其中平行的情況盡管包含兩金屬線同層或者不同層的情況,但是這兩者產生的耦合原理基本一致,只是耦合大小不同．垂直的情況僅考慮不同層的情況．以下分析這些耦合情況,在圖 7a中,金屬走線相互平行,相當于兩個相互平行的電感,對應的等效圖如圖7b所示,等效圖忽略了襯底的寄生和趨膚效應的影響．其中,L1表示電感走線,L2表示金屬線,R1和R2對應于它們的寄生電阻．金屬線之間的磁耦合用耦合系數k表示,兩者之間的電偶合用電容Cc表示．在實際使用中,若電感走線周圍有別的平行金屬走線,都可以采用這種模型進行等效,同時要添加對應的襯底和趨膚效應的影響．

圖7 平行金屬線示意圖Fig.7 Schematic diagrams of parallel metal wires coupling (a),and its equivalent principle (ignoring the influence of substrate and skin effect) (b)

當金屬走線與電感走線相互垂直時,如圖8a所示,相互垂直的兩根金屬走線必定處于不同的層中,兩者會在重疊處產生較小的電偶合,此處由Cc表示．另外,兩者的磁耦合同樣用耦合系數k表示．在圖8b的等效原理圖中,將電感從重疊處拆分成兩段電感L1,對應的寄生電阻為R1,中間節點用耦合電容Cc表示兩段金屬線的電偶合．L2表示金屬走線,其對應的寄生電阻為R2．此外L1和L2之間的磁耦合用k表示．

圖8 垂直金屬線示意圖Fig.8 Schematic diagrams of vertical metal wires coupling (a),and its equivalent principle (ignoring the influence of substrate and skin effect) (b)

2.3 改進型電感模型

經過上述分析,將填充密度的金屬塊和其他金屬走線的影響結合實際設計的電感添加到之前的模型中,可以靈活地設計出可以兼容不同結構的電感模型．以TSMC 65 nm工藝為例,本文設計了如圖9所示的電感,該電感為了方便測試,在P1和P2端口加入了兩個GSG Pad,該Pad自帶36 fF的寄生電容．對應的電感芯片照片如圖10所示．

圖9 三維電感模型Fig.9 Three dimensional inductor model

圖10 電感芯片照片Fig.10 Picture of inductor chip

根據圖9所設計的電感，考慮引入的填充密度金屬塊，以及Tap端引出的長走線，在圖1的基礎上，建立了如圖11所示的電感模型.其中，Cpad表示GSG Pad引入的寄生電容，Cc1表示金屬塊到地的寄生電容，Rs1和Rs2在渦流的影響下將增大，以模擬Q值的下降.三個端口的長金屬走線產生的影響不僅增加了Ls1和Ls2的大小，同時增強了耦合系數k1和k2，因此無需增加額外的器件.經過HFSS仿真與模型的參數提取，我們得到了電感模型的各個器件參數，結合式(1)—(4)，可以擬合出電感模型的感值和Q值，并與實際測試結果進行對比.在實際測試中，我們使用了RNS ZVA67矢量網絡分析儀進行S參數的測試，將Tap接地，將P1和P2接入儀器得到對應的S11、S12、S21、S22，同樣結合式(1)—(4)，得到了實際測試結果，模型結果與實測結果如圖12所示.從結果可以看出，擬合的結果跟測試的結果基本保持一致，其中擬合的Q值略微大于測試的結果的原因是測試的時候某些儀器損耗沒有在擬合中考慮進去.

圖11 改進型電感模型Fig.11 Modified inductor model

圖12 電感模型與測試結果比較Fig.12 Inductance comparison between the model and test result

3 電感模型在振蕩器電路的應用

只有將電感放到實際電路中進行建模才能驗證電感模型的有效性,本章節通過對應用于壓控振蕩器(VCO)電路的電感進行分析,建立與實際版圖相結合的電感模型,并用HFSS仿真和進行參數提取,將得到的器件參數帶入電感集總模型．我們使用該模型進行VCO調諧范圍、相位噪聲等性能的仿真,并與實際測試結果進行對比．

3.1 振蕩器電路版圖設計

為了驗證電感模型在實際電路中的有效性與準確性,本節以一個最為簡單的交叉耦合VCO為例,設計了如圖13所示的原理圖,并畫出了對應的版圖,如圖14所示．其中,L1、C1和C2構成諧振器,決定了VCO的輸出頻率．M1和M2管子構成交叉耦合對,提供復阻抗以便VCO產生振蕩信號．M3、L2、C3和M4、L3、C4分別構成左右兩個緩沖器以便輸出信號的測試．在版圖中,電感L1為中心抽頭差分電感,L2和L3是單端電感,它們處于緩沖器之中,其感值和Q值對VCO輸出頻率不會有很大的影響．因此,在接下來的內容中,我們將重點分析電感L1．

圖13 VCO原理圖Fig.13 Schematic of VCO

圖14 VCO芯片版圖Fig.14 Layout of VCO

3.2 振蕩器電感模型建立與參數提取

分析圖14的版圖，提取出諧振電感，如圖15紅色部分都為中心抽頭電感及其延伸出去的部分，其中P1和P2端口延伸到諧振器下方的交叉耦合MOS管，并且中間連接了緩存MOS管和變容管C1和C2，這些都會引入寄生電容.另外，Tap的引出會與其他金屬線形成耦合，導致Tap與其他金屬走線形成互感.因此，基于前面章節對金屬塊和金屬線之間關系的分析，我們對當前版圖的電感，設計了全新的電感模型，如圖16所示.其中Cc1是金屬塊引入的寄生電容，L3為P1和P3引出到MOS和變容管的金屬線，Cc2為L3金屬線上對應的寄生電容.由于渦流的影響以及L3的存在，R1相較于之前的值要大，一方面用于模擬Q值的下降，另一方面模擬L3的寄生電阻.L4為Tap端引出的長金屬線，其對應的寄生電阻添加到R2中，從圖16可以看出其會與周圍的另一根金屬線L5相互產生耦合，耦合系數為k3，電偶合為Cc3.將這部分電感提取出來并使用HFSS進行電磁仿真，對得到的S參數文件進行參數提取，得到對應的集總參數模型的器件參數.利用集總參數模型替代S參數文件進行VCO的相關性能仿真.

圖15 版圖上諧振電感Fig.15 Layout of resonance inductor

圖16 基于版圖的電感模型Fig.16 Layout-based inductor model

3.3 仿真結果與實測結果的比較

最終驗證的VCO使用TSMC 65 nm的工藝,對應的芯片照片如圖14所示．使用頂層金屬M9層設計電感，以降低電感的損耗以及提高電感的Q值．芯片的核心面積為0.235 mm×0.360 mm.為了測試輸出信號,在信號的輸出端加入開漏MOS管連接到片外,并在片外通過Bias-T偏置連接到R&S FSW67頻譜儀上．使用VDD為1 V的電壓源進行供電,并賦予Vctrl0～1.2 V變化的電壓,測試輸出頻率和相位噪聲的變化范圍,同時將該范圍與集總參數模型仿真結果進行比較,如圖17所示,結果表明,使用集總參數模型仿真得到的結果與測試結果基本吻合．

圖17 仿真結果與測試結果比較Fig.17 Comparison between simulation and test results,frequency range (a),and phase noise (b)

4 總結

本文提出了中心抽頭差分電感的等效模型．該模型可以結合實際的版圖進行建模,能更好地反映電感版圖的物理特征．同時，分析了金屬塊和金屬線對電感的影響,并構建了對應的集總模型．在TSMC 65 nm的工藝下,測試了一個單獨的電感,結果表明測試結果跟模型結果基本保持一致．將本文提出的構建電感模型的方法應用于VCO電路之中,設計了VCO諧振器中的中心抽頭差分電感,流片測試的結果也驗證了電感模型的有效性,其調諧范圍與相位噪聲基本吻合．