2.5～2.7 GHz高效率低諧波失真的功率放大器

陳建強 林少鑫 章國豪

0 引言

移動終端設備日漸廣泛使用，2.5～2.7 GHz作為時分雙工-長期演進(Time Division Duplexing-Long Term Evolution,LTE-TDD)的主力頻段[1]，研究提升該頻段射頻前端芯片性能方法的重要性不言而喻.作為無線收發系統中的核心模塊，射頻功率放大器在無線通信領域起著不可替代的作用.射頻功率放大器位于發射鏈路的末端，與天線相連接[2].在射頻前端芯片中，射頻功率放大器屬于非線性失真最大、消耗能量和產生熱量最多的器件.伴隨著信息技術和半導體技術的更新換代，系統對功率放大器所提出的性能要求越來越高，高效率、高線性度已經成為射頻功率放大器發展的一種趨勢[3-5].

2010年，Rasmi等[6]基于砷化鎵(GaAs)工藝設計一款功率放大器，該功放在2.4 GHz頻率時實現9.83 dB的增益，在輸出功率等于14.83 dBm時功率附加效率大于11.73%.2017年，魏碧華等[7]基于GaAs增強型贗配高電子遷移率晶體管(Enhancement mode Pseudomorphic High Electronic Mobility Transistors,E-PHEMT)工藝，設計了一款應用于第五代通信和點對點傳輸的高性能線性功率放大器，在9～15 GHz頻率內可以實現大于20 dB的小信號增益，1 dB壓縮點的輸出功率不小于27 dBm，以及實現不小于35%的功率附加效率.2020年，毛小慶等[8]基于GaAs PHEMT工藝，設計了一款工作在1.94～2.82 GHz頻帶內的高效率功率放大器，實現頻帶內輸出功率為30.29～32.07 dBm，對應功率附加效率為30%～41.9%，小信號增益峰值為31.97 dB.

依據現代無線通信標準下所規定達到的性能指標要求，本文采用線性度好、功率密度高的InGaP/GaAs異質結雙極晶體管(Hetero-junction Bipolar Transistor,HBT)工藝[9-12]設計一款工作頻段為2.5～2.7 GHz的三級射頻功率放大器.本設計以三級放大器結構實現了37.6 dB的高增益，設計的三陷波輸出匹配網絡在二次諧波頻段 5.0～5.4 GHz內的抑制都小于-60 dBc，提供了一個較寬的二次諧波抑制頻段.另外，該電路利用自適應偏置網絡提高線性度，改善增益壓縮和相位失真.

1 整體電路結構

本文所設計的射頻功率放大器電路拓撲結構如圖1所示.虛線框內為片上電路，通過鍵合金線與印刷電路板(Printed Circuit Board，PCB)進行連接.該模塊采用三級放大管子作為主體電路，確保輸出足夠高的增益.其中第一級管子偏置在A類狀態，第二級和第三級管子分別偏置在淺AB類和深AB類狀態，以保證增益、線性度和效率的折中.同時，三級放大器管子均采用自適應偏置電路.特別地，為了確保低諧波失真，輸出匹配網絡實現了較寬的諧波陷波效果.

圖1 整體功放結構Fig.1 The top PA structure

2 電路設計

2.1 自適應偏置網絡的設計

對于HBT晶體管來說，由于發射區與基區所形成的發射結對正向電壓具有鉗制的作用，但對負向電流會產生截斷，因此當功率放大器的輸入信號幅度超過一定限制時，發射結電壓Vbe將受到鉗制，而電流IB也會出現截斷現象.具體表現為正弦電壓的正向部分和正弦電流的負向部分出現失真，利用傅里葉變換將失真信號在頻域維度內展開，可以發現管子的電流直流部分會因此增加，而電壓的直流部分會因此減少.如圖2所示，這樣直接導致原本設定的偏置點出現偏移現象，從P1點移動到P2點，造成管子的跨導發生變化，提前發生增益壓縮現象.因此，對于大信號功率放大器來說，偏置網絡需要進行自動補償跨導的減少量，將偏置點從P2點移動到P3點.

圖2 HBT晶體管的轉移特性曲線Fig.2 Transfer characteristic curve of HBT transistor

本次設計采用自適應偏置網絡[13-14]，如圖3所示，虛線框內為自適應偏置網絡，為晶體管Q0提供直流偏置.其中晶體管Q1和Q2組成電流鏡結構，晶體管Q3使得電流鏡的左右電路支路的器件電壓維持正常工作水平，電流鏡的靜態輸出電流Iv由Vref、電阻Rb和R1，以及晶體管Q0、Q1、Q2、Q3所決定.

圖3 自適應偏置網絡Fig.3 Adaptive bias network

當晶體管Q0基極加輸入信號時，一部分射頻信號將會通過電阻R1經管子Q1和電容Cb通路泄露到地，電容Cb降低了該通路的交流阻抗.雖然這在一定程度上消耗了一小部分輸入信號的能量，但是同時也改善了增益壓縮和相位失真的情況，進而優化了電路整體線性度.伴隨著晶體管Q0基極的輸入信號不斷增大，因為晶體管Q0和Q1的發射結都具有相同的器件特性，而且電容Cb的存在使得晶體管Q1基極直流電位是固定的，則晶體管Q0的基極電位可以表達為

Vbe_Q0=VbQ1-IvR1-Vbe_Q1.

(1)

可以看出由于晶體管Q0和晶體管Q1的相同特性致使電勢差Vbe_Q0和Vbe_Q1在大信號下的變化趨勢一樣，當發生電壓鉗位時，晶體管Q1發射結電勢差Vbe_Q1的減少將減緩晶體管Q0發射結電勢差Vbe_Q0的降低，補償了晶體管Q0基極的電位，相當于補償了降低的跨導.因此，該電路結構從一定程度上對增益壓縮和相位失真提供了改善措施，提高了系統的線性度.

另外，電阻R1的存在也使得偏置網絡具備負反饋功能，以抑制靜態電流隨溫度的波動，降低了溫度對所設計系統的影響.

2.2 輸出匹配網絡的設計

對于偏置在Class AB狀態的功率放大器來說，電路整體效率隨著導通角的降低而升高，與此同時輸出信號中諧波分量的占比也增大，特別地，在導通角α>π的階段以二次諧波分量的影響最為主要.因此，在功率級電路的輸出端口設計諧波抑制電路是必不可少的[15].本設計采用多個串聯諧振電路對系統的二次諧波和三次諧波進行抑制.如圖4所示，電容C2和電感L2構成串聯諧振電路，在二次諧波附近表現為短路狀態，而在工作頻率帶寬內則表現為高阻抗，從而使得只有輸出信號中的基頻信號傳輸到負載ZLoad.

圖4 諧振電路及其基波等效電路Fig.4 Resonant circuit and its equivalent circuit of the fundamental wave

圖4右圖為基波等效電路，其中電容Ceq在基頻f0下的阻抗為

(2)

根據電容C2和電感L2的諧振頻率為2f0，則

(3)

因此可以得到：

(4)

所以可以計算得到諧振電容C2和諧振電感L2為

(5)

(6)

在本設計中，輸出匹配網絡實現了3個由串聯LC組合組成的諧振電路，如圖5所示，其中包括電容Cp1和電感LBW1、電容Cp2和電感LBW2構成的2個串聯諧振電路，它們分別在二次諧波附近以不同的頻率諧振，電容Cp1和電感LBW1諧振于5 GHz，用以抑制電路輸出二次諧波中的較低頻點，電容Cp2和電感LBW2諧振于5.4 GHz，用以抑制電路輸出二次諧波中的較高頻點，因此組成了在寬頻率范圍內的二次諧波雜散輸出的抑制電路.另外，電容Cp3和電感LBW3構成第3個串聯諧振電路，用于抑制電路輸出的三次諧波，這使得無需在發射鏈路中進行額外的諧波濾波.

上述3個諧振電路都可等效成為基頻處的電容，考慮到良好的輸出帶寬，提高整體電路Q值.如圖5所示，輸出匹配電路采用2個級聯L型低通匹配網絡進行設計，結合諧波抑制電路一起構成整個輸出匹配網絡.因此，可以實現具有諧波濾波的緊湊輸出匹配網絡，從而減小了系統的尺寸、成本和功耗.

圖5 輸出匹配網絡Fig.5 Output match network

圖6展示了輸出匹配網絡仿真所得的反射系數和傳輸系數與頻率之間的關系.該輸出匹配網絡在工作頻段2.5～2.7 GHz內的插入損耗在0.7 dB以內，而且所設計的諧振電路在5.0 GHz和5.4 GHz附近產生兩個抑制點，使得在二次諧波頻段5.0～5.4 GHz內的抑制都低于-60 dB，提供了一個較寬的二次諧波抑制頻段，保證了低諧波失真性能；另外，在三次諧波頻率處也實現了很好的諧波抑制性能.

圖6 輸出匹配網絡仿真結果Fig.6 Simulation result of the output match network

3 仿真結果

本設計采用三級放大器架構搭建了工作頻段為2.5～2.7 GHz的射頻功率放大器，采用4.5 V的供電電壓以及2.85 V的參考電壓，綜合考慮功率放大器的最大輸出功率和增益水平，最終確定三級放大器管子的靜態電流分別為26、55和141 mA.利用ADS (Advanced Design System)對片上繞線電感進行電磁(Electromagnetic,EM)仿真，整體電路經過調諧后，得到小信號S參數仿真結果如圖7所示，在2.5～2.7 GHz工作頻段內所測得功率放大器的小信號增益S21在37.6～37.8 dB之間，輸入回波損耗S11均小于-12 dB，輸出回波損耗S22均小于-13 dB，表明該電路小信號性能較好.同時，在5.0～5.4 GHz的二次諧波頻段內S21均小于-50 dB，在三次諧波頻率處S21均小于-80 dB，實現了較好的諧波抑制性能.

圖7 S參數仿真結果Fig.7 Simulation result of the S-parameters

圖8展示了本設計的功率放大器諧波性能仿真結果，其中：Pout表示輸出功率，單位為dBm；HD2和HD3分別表示二次和三次諧波的相對功率，單位為dBc；fRF表示輸入信號的頻率，單位為GHz.根據仿真結果可以看出二次和三次諧波都小于-60 dBc，實現了低諧波失真的良好性能.

圖8 諧波仿真結果Fig.8 Simulation result of the harmonic

圖9給出了功率放大器的大信號增益仿真結果，可以看出該功率放大器的大信號增益在37.6 dB左右，實現了較高的增益水平，1-dB壓縮點的輸出功率大于32 dBm.

圖9 增益仿真結果Fig.9 Simulation result of gain

圖10為功率附加效率的仿真結果，在2.5～2.7 GHz內該功率放大器能實現32 dBm的飽和輸出功率以及對應大于36%的功率附加效率(Power Added Efficiency,PAE).

圖10 功率附加效率仿真結果Fig.10 Simulation result of PAE

4 結束語

針對2.5～2.7 GHz的工作頻段，本文設計了一款三級功率放大器架構，利用自適應偏置網絡提供直流偏置點，在輸出匹配網絡上實現一個較寬的二次諧波抑制頻段，通過ADS仿真結果表明所設計功率放大器可以實現32 dBm的飽和輸出功率以及對應大于36%的功率附加效率(PAE)，以及二次和三次諧波都小于-60 dBc的良好諧波抑制性能.