民航空管雷達協議轉換設備國產化研發

徐如蘭 蔡華華

（中國民用航空華北地區空中交通管理局 北京市 100621）

1 概述

民航空管系統THALES 雷達和自動化設備占據相當比重，THALES 雷達系統的附屬設備協議轉換設備 (P_LINE)具有協議轉換及信號分配的功能。雷達數據采用高級數據鏈路控制（High-Level Data Link Control,HDLC）[1]協議傳輸，目前，為了提高雷達目標位置的準確性和連續性，空管系統采用多雷達融合技術，需要引接多路雷達數據。THALES 雷達的P_LINE 設備既實現了雷達核心系統內外網的網關功能，同時也實現空管自動化系統的數據接入功能。研究適用于空管多雷達處理系統的空管雷達多協議轉換設備，具備全功能替代對應進口設備的能力，突破了國外進口設備在空管雷達數據協議轉換的技術壁壘，可在民航空管行業推廣應用。

2 設備總體設計

P_LINE 設備在雷達系統中主要實現各物理通信接口之間（如串口與網口）以及各種通信協議之間的相互轉換，在功能上實現串口數據收發、數據解析、數據封裝和網絡數據收發。如圖1所示。

圖1：P_LINE 設備在雷達系統中的邏輯連接圖

2.1 設備功能需求

空管雷達數據協議轉換設備的總體目標是能夠替代THALES雷達的對外接口單元P_LINE 設備功能，實現雷達數據協議的轉換，為空管自動化系統提供可用的雷達數據。具體功能有實現各種傳輸層以下的數據通信協議轉換，如將互聯網協議(Internet Protocol，IP)數據轉換成HDLC 同步數據、異步數據；將IP 協議數據轉換成E1(即歐洲的30 路脈碼調制)數據；將串口的同步、異步數據、E1數據轉換成IP 數據；實現各種物理通信接口適配功能；實現各種雷達數據格式轉換，如將專屬的雷達數據轉換成歐標數據等；實現與各個雷達系統工作站的命令交互；實現雷達系統內外網絡隔離作用，以確保雷達核心系統免受外部網絡攻擊。空管雷達數據協議轉換設備除具備上述功能外，根據民航空管系統的實際需要，提供以下增強型功能：實現雷達數據分路功能：將一路數據分路成多路數據輸出。實現雷達數據比選輸出功能：從多路輸入雷達數據中選擇誤幀率低的一路輸出。如圖2所示。

圖2：轉換設備邏輯組成架構圖

2.2 主要轉換功能

網口到串口數據轉換功能。雷達系統產生的雷達數據，封裝成IP 數據包，通過雷達系統的內部局域網將數據發送給P_LINE 設備，P_LINE 設備通過IP 報文，獲取有用的雷達數據，將其封裝成IP數據包送給外部的網絡設備用戶或轉換成HDLC 協議的數據發送給串口接入設備用戶。

串口到網口數據轉換功能。P_LINE 設備接收某個串口輸入的外部雷達數據，經過解析HDLC 數據，將其封裝成IP 數據包，發送給雷達系統。

在雷達數據傳輸接口中采用串行通信控制器實現 HDLC 雷達數據的接收和發送，采用網絡接口控制器完成網絡數據的接收和發送。通過對串行通信控制器和網絡接口控制器的控制實現從 HDLC 雷達數據到網絡雷達數據的協議轉換，或者從網絡雷達數據到 HDLC雷達數據的協議轉換。

2.3 硬件平臺搭建

根據功能需求，空管雷達數據協議轉換設備采用了嵌入式系統平臺，該硬件平臺是“DSP+FPGA”綜合體，即同時搭載數字信號處理器（Digital Signal Prosessor,DSP）和現場可編程門陣列（Field Programmable Gate Array,FPGA）[2]，并通過軟件編程實現THALES雷達的對外接口設備的功能，主要由兩組DSP、兩組FPGA、兩組網口，1 組E1 端口以及四組串口轉換模塊組成。如圖3所示。

圖3：設備組成示意圖

圖3：HDLC 幀封裝時序圖

采用雙DSP 的好處是可大大提高代碼的執行效率，采用FPGA的目的則是提高硬件的搭建效率，節約了開發硬件的時間。

3 數據協議轉換功能

HDLC 是高級數據鏈路控制(High-Level Data Link Control)的簡稱[3,4]，是一個在同步網上傳輸數據、面向比特的數據鏈路層協議，它是由國際標準化組織根據 IBM 公司的 SDLC(Synchronous Data Link Control)協議擴展開發而成的。HDLC 數據報文可透明傳輸；全雙工通信，有較高的數據傳輸效率；所有幀采用循環冗余（CRC）檢驗，傳輸可靠性高，傳輸控制功能與處理功能分離，具有靈活性。在 HDLC 中，數據和控制報文均以幀的標準格式傳送，HDLC 的完整的幀由標志字段(F)、地址字段(A)、控制字段(C)、信息字段(I)、幀校驗序列字段(FCS)等組成。

傳輸控制協議/ 因特網互聯協議，又叫網絡通訊協議（Transmission Control Protocol/Internet Protocol，TCP/IP)，為了使雷達數據在以太網上基于 TCP/IP 協議傳輸，系統從 HDLC 數據中提取地址幀、控制幀、信息幀和 CRC 校驗幀，對其進行 TCP 數據包或用戶數據報協議（User Datagram Protocol，UDP）數據包封裝，送至以太網控制器，加上以太網首部和以太網尾部，送入傳輸線路。在數據目的端，從 TCP/IP 數據包中取出相關數據，進行 CRC 校驗后，或送至雷達數據處理系統，或者加幀頭、幀尾字節等后從同步數據接口輸出至其他雷達數據接收設備。

3.1 IP數據轉換成HDLC同步數據

與雷達處理系統的通信采用TCP 協議或UDP 協議。從IP 數據中獲取的路由信息，包括目的地址、源地址、目的端口號、源端口號等。根據這些信息查鏈路配置表，找到數據的輸出端口。從IP數據中獲取的路由信息，包括目的地址、源地址、目的端口號、源端口號等。根據這些信息查鏈路配置表，找到數據的輸出端口，端口號（i）=鏈路配置表查詢函數（IP 源端口號，IP 目的端口號，IP 源地址，IP 目的地址）。將數據送相應的FPGA 數據接收通道（i）。FPGA 的數據接收通道由數據接收緩存，HDLC 幀封裝，數據發送隊列組成。HDLC 所有幀都必須以FLAG 標志開始和結束，以實現幀的同步，空載時可以連續發送FLAG（7E 或FF/7F/F7/E7）用來做時間填充。HDLC 的0 比特填充技術：在發送端的信碼中連續5 個1 后插入一個0；在接收端，則去掉5 個1 后面的0，恢復正常的數據序列。它用于排除信息流中出現標志字段的可能性。ISO/IEC 3309 標準規定的HDLC 的基本幀結構（表1）。

表1：HDLC 幀結構

每幀的起始和結束以"7E"（01111110）做標志，兩個"7E"之間為數據段（含地址數據、控制數據、信息數據）和幀校驗序列。幀校驗采用CRC 算法，對除了插入的"零"以外的所有數據進行校驗。為了避免將數據中的"7E"誤為標志，在發送端和接收端要相應地對數據流和幀校驗序列進行"插零"及"刪零"操作。將封裝完畢的HDLC 數據幀放入FPGA 的輸出端口。

3.2 HDLC數據轉換成IP數據

通過串口接收HDLC 格式的數據。檢測7E 同步頭，采用bit0刪除技術，將接收HDLC 數據中5 個連續1 后面的0 刪除。HDLC bit0 刪除時序如圖4所示。采用CRC-16 標準，計算多項是x16 +x12 + x5 + 1，校驗結果“F0B8”判為無錯誤幀。DSP 根據數據所在的通道號（i）查鏈路配置表，找到IP 數據的路由信息。

圖4：HDLC 數據接收時序圖

3.3 IP數據轉換成異步串口數據

IP 數據通過網口芯片進入DSP 的網口數據接收程序，接收程序解析IP 數據幀，獲取路由信息和有效數據信息。

異步數據封裝。與HDLC 同步串行通信傳輸不一樣，異步通信傳送以字符為單位，字符與字符間的傳送是完全異步的，位與位之間的傳送基本上是同步的。異步串行通信的特點可以概括為：以字符為單位傳送信息；相鄰兩字符間的間隔是任意長；因為一個字符中的比特位長度有限，所以需要的接收時鐘和發送時鐘只要相近就可以。簡單的說就是字符間異步、字符內部各位同步。

異步串行通信的數據格式要求每個字符（每幀信息）由4 個部分組成：1 位起始位，規定為低電0；5 ～8 位數據位，即要傳送的有效信息；1 位奇偶校驗位；1 ～2 位停止位，規定為高電平1。進入FPGA 串口接收通道的數據，封裝成異步數據，送端口發送。完成異步數據格式轉換。

3.4 異步串口數據轉換成IP數據

將接收到的異步數據字節祛除起始位、校驗位和停止位，取出數據。根據路由表，將異步數據組成IP 數據幀，送網絡接口。

4 關鍵平臺技術

FPGA 開發平臺是本項目研究的關鍵平臺技術，完成項目功能的硬件主要由核心板 EP1C12 開發平臺和擴展板構成。EP1C12 核心板為基于 Altera Cyclone 器件的嵌入式系統開發提供了一個硬件平臺。FPGA 開發平臺為開發設計人員提供了豐富的資源，資源包括接口通信、控制、存儲、數據轉換以及人機交互顯示等幾大模塊，如接口通信模塊、存儲模塊、數據轉換模塊、人機交互顯示模塊等，利用 “Quartus”的軟件可進行FPGA 設計和開發，集成復雜的門電路的設計。項目采用Altera Quartus II 版本軟件。EP1C12 核心板和QuartusII 軟件的使用上類似于其它高級集成編程環境的軟件，是電子器件功能設計的工具，形式上是更依賴于硬件、更靠近最底層。完成的功能可媲美高級語言，有時能夠完成高級計算機語言無法完成的任務，且執行效率也要高一些。在民航空管系統中，結合FPGA 平臺技術到空管設備國產化中是技術創新的亮點。具體關鍵技術如下（圖5）。

圖5：空管雷達多雷達協議轉換設備（P_LINE）

4.1 多路數據并行處理方式在DSP+FPGA嵌入式平臺上的應用

國內空管主用進口雷達的接口設備均采用了POWER_PC 平臺，CPU 的處理能力有限，存在數據流量過載風險。項目選用的DSP+FPGA 平臺中的芯片板卡均為低功耗器件，多路數據并行處理技術的特點，DSP 采用流水線處理模式，負責命令解析與處理，在FPGA 上建立多路數據傳輸的協處理單元，可以并行解析數據幀、組成數據幀、進行鏈路層以下數據協議轉換，包括CRC 校驗值計算均由FPGA 負責。這種架構的數據處理實時性強，擴展多路數據時，對實時性沒有影響。

4.2 采用彈性緩存保證串口時鐘同步技術

為了確保空管雷達數據的實時性，雷達數據采用串口同步數據傳輸模式。同步數據傳輸對時鐘的要求很高，為了確保數據輸入端口與輸出端口的時鐘同步，設備采用了彈性緩存技術,提供數據的本地分路功能，當輸入端口與輸出端口均由外設提供時鐘時，采用彈性緩存，確保輸入數據與輸出數據的一致性。

4.3 采用雙DSP雙向控制技術

在設計轉換設備硬件平臺和軟件架構時，要最大限度的減少數據轉換環節的延時,設計設備時實際采用雙DSP+雙FPGA 模式,兩塊DSP 共同擔負數據處理工作，由FPGA 為雙方建立同步用緩存，為了避免緩存過深導致數據轉換時延抖動過大，用環形隊列作為緩存的數據存儲結構，由FPGA 產生環形隊列讀時鐘、寫時鐘、讀允許和寫允許信號的雙向控制時序邏輯。

5 結論

空管雷達多協議轉換設備的國產化研制，可解決進口空管雷達對外數據接口單元故障率高，維修時間長，成本高等問題。通過研究實現了用軟件編程的方式在統一的硬件平臺上,基于現場可編程邏輯陣列平臺技術的空管雷達協議轉換設備研發，實現目前民航主用空管雷達對外接口單元的功能替代。從而將設備故障響應時間從3至6個月縮短到48小時內，國產化替代后功能相同，提高了實效性、確保了設備正常運行，保障了空管安全生產。