三維集成大功率同步整流器的研究與設計

楊勛勇，王建衛，張涵，馬奎，楊發順

（1.貴州工程應用技術學院，貴州畢節，551700；2.貴州大學大數據與信息工程學院，貴州貴陽，550025）

0 引言

本文首先對大功率同步整流器的各個模塊進行了設計和驗證，整合各子模塊電路實現了預期的芯片電路參數。然后根據大功率同步整流器電路的功能、規模以及熱穩定性等因素，合理規劃大功率同步整流器的三維堆疊以及各層之間的三維互連，也即合理安排TSV的位置，實現大功率同步整流器合理的三維布局，并對其進行電氣連接檢查，最后得到性能優越的三維集成大功率同步整流器。

1 大功率同步整流器的電路設計

1.1 大功率同步整流器的整體結構

所設計的大功率同步整流器控制芯片（Controller）共有五個端口，包括連接整流橋輸出的Vrec端、輸出反饋端FK端、過流檢測端Sense、輸出端和接地端。Vrec端的電壓通過高壓降壓模塊后轉換成5V電壓給內部各模塊電路提供電源。如圖1（a）所示，大功率同步整流器的整體結構主要包括整流電路、控制電路、變壓器和濾波電路。將四個耐壓為700V的LDMOS器件組成的橋式整流電路規劃在整流芯片上，同步整流控制器Controller及變壓器勵磁電路規劃放置在控制芯片上，其余部分規劃為芯片外圍電路。圖1（b）所示的Controller內部包括高壓降壓模塊、帶隙基準源、誤差放大器、PWM電壓比較器、鋸齒波產生電路、邏輯控制電路、驅動電路以及各種保護電路。

圖1 大功率同步整流器的結構框圖

1.2 大功率同步整流器的電路仿真

基于700V 1μm BCD工藝，在Cadence集成電路驗證平臺上對所設計的大功率同步整流器的模塊電路以及整體電路進行了仿真分析。在整體電路仿真時，電路按照圖1（a）所示進行連接。圖2為大功率同步整流輸出電壓和輸出電流的仿真曲線。

圖2 大功率同步整流輸出電壓和輸出電流的仿真

從圖2可以得到，當大功率同步整流器的輸入Vin為220V/50Hz的交流時，通過整流電路進行整流并濾波，再通過變壓器降壓，電阻R1和R2構成的分壓電路對輸出電壓進行取樣后經Controller的FK端反饋給控制電路，控制電路根據輸出電壓反饋來自適應地調整LDMOS5驅動信號的占空比，使輸出電壓穩定在5V。因此，當負載電阻RL為2Ω時，輸出電流約為2.5A。

圖3為大功率同步整流器的輸出電壓的負載特性仿真結果，從圖中可以看出，輸出電流在0～2.5A之間變化時，輸出電壓的波動范圍小于60mV，負載調整率為7.96mV/A。

圖3 大功率同步整流器的負載特性仿真曲線

輸出電壓與輸出電流在-30℃到140℃溫度范圍內的仿真結果如圖4所示。從圖中可得出，輸出電壓的溫度系數為37.289ppm、輸出電流的溫度系數為37.266ppm。從4可以得到，輸出電壓電流隨溫度的變化不大，溫度大于80℃時，隨著溫度的升高，輸出電壓與輸出電流增大，與80℃時的最小電壓電流相比，電壓與電流分別高了0.032V與0.016A，當溫度低于80℃，隨著溫度的降低，輸出電壓與輸出電流升高，與80℃時相比，分別升高了0.025V與0.012A。

圖4 大功率同步整流器輸出電壓、電流在-30℃～140℃溫度范圍內的變化曲線

2 大功率同步整流器的版圖設計

本論文所設計的大功率同步整流器的版圖布局規劃如圖5所示。

圖5 大功率同步整流器的版圖布局規劃

控制芯片中包括有高壓降壓模塊、同步整流控制器Controller（含有帶隙基準模塊、誤差放大器、PWM電壓比較器、鋸齒波產生電路、邏輯控制驅動電路以及各保護電路）和功率開關管。，高壓穩壓模塊由RC充電電路、前置基準電壓電路和LDO構成，模塊中采用一個D-S耐壓700V的LDMOS調整管，版圖需要較大面積，功率開關管采用一個D-S耐壓700V的LDMOS，整流芯片中包含用于實現橋式整流的四個D-S耐壓為700V的LDMOS。為便于兩層芯片的三維堆疊，將兩層芯片的寬和長均設計為一樣，寬為2196μm、長為3936μm。

所設計的大功率同步整流器的版圖如圖6所示。TSV的尺寸和安全工作區間距均滿足設計規則檢查。分別對整流芯片版圖和控制芯片版圖Calibre進行了DRC和LVS驗證。分別導出兩層芯片包含所有layer坐標信息的GDSII文件，用于三維堆疊版圖的驗證。

圖6 大功率同步整流器的版圖

3 大功率同步整流器的三維集成設計

3.1 大功率同步整流器的三維集成

大功率同步整流器的兩層芯片版圖如圖6所示，將這兩層芯片進行三維堆疊，整流芯片放置于底層，控制芯片放置于頂層， 每層芯片上各放置12個TSV，其中靠左側的四個TSV用于散熱，靠右側的8個TSV中位于芯片中心的2個用于散熱、另外6個用于信號互連，每層芯片上相應的TSV坐標位置一一對應。

TSV是一個多種材料的復合結構，它引入的應力會使其附近的硅材料中產生壓阻效應，硅材料的壓阻效應會影響有源區載流子的遷移率，載流子遷移率相對變化率的計算公式為：

其中，方向因子β(θ)是關于角度θ的函數，θ定義為TSV中心和晶體管溝道中心的夾角，π是壓阻系數，硅的壓阻系數π為71.8×10-11Pa-1，σrr是硅表面上距離TSV中心原點r處所對應的應力。

為了保證有源器件的性能，TSV與相鄰的有源區域之間需設置合適的安全間距，確保TSV引起的相鄰晶體管溝道區載流子遷移率的變化率低于5%。

在本文所設計的三維集成同步整流器中，設定每層芯片的厚度為100μm、TSV內部絕緣層二氧化硅的厚度為1μm。有限元仿真得出當銅芯半徑為22μm時，TSV引起的應力最小。因此，設計TSV的半徑為24.2μm（銅芯半徑為22μm、側壁氧化層厚度為1μm、勢壘層厚度為100nm）、TSV與相鄰有源區的最小間距為17μm、相鄰TSV之間的間距為260μm。根據式3-1計算得出θ為0°、45°和90°三種情況下，載流子遷移率變化率為5%時TSV與有源區器件的安全間距分別為：當θ為0°，TSV的半徑為24.2μm時，TSV與NMOS器件的安全距離為86.73μm，與PMOS器件的安全距離為98.02μm；當θ為45°，TSV的半徑為24.2μm時，TSV與NMOS器件的安全距離為77.27μm，與PMOS器件的安全距離為35.08μm；當θ為90°，TSV的半徑為24.2μm時，TSV與NMOS器件的安全距離為61.46μm，與PMOS器件的安全距離為94.64μm。TSV中銅芯的直徑不同，導致的應力分布也不同。

3.2 三維集成大功率同步整流器的版圖驗證

首先分別對圖6所示的兩層芯片版圖進行了DRC和LVS驗證，將通過驗證后的兩層芯片版圖分別導出為GDS II文件。然后分別檢查銅芯、側壁二氧化硅層以及勢壘層對應GDS II編號的坐標匹配信息，編寫規則檢查腳本文件，如圖7所示。最后，聯合兩層芯片的GDS II文件和規則檢查腳本文件，驗證坐標位置以及電氣連接情況。

圖7 三維集成同步整流器版圖的Calibre 3D stack規則檢查腳本文件

Calibre 3D stack驗證報告如圖8所示，檢查覆了兩層芯片上的全部6個LDMOS功率器件、12個信號互連TSV。驗證結果表明孔的坐標重合、縱向深度達到要求，保證了兩層芯片上TSV電氣連接關系正確。

圖8 三維集成大功率同步整流器的驗證報告

4 結論

基于700V 1μm BCD工藝設計了一種大功率同步整流器，整合各功能模塊，仿真得到：大功率同步整流器的輸出電壓為5V，最大輸出電流為13.38A，最大輸出功率為66.9W。基于已優化好的電路設計了大功率同步整流器的控制芯片版圖和整流芯片版圖，將四個同步整流功率管LDMOS1、LDMOS2、LDMOS3、LDMOS4放置在整流芯片上，將整流控制電路、高壓降壓電路和開關管放置在控制芯片上。兩層芯片堆疊在一起，由6個半徑為24μm的TSV實現層間信號互連，額外添加了6個TSV作散熱用，基于Calibre 3D stack工具對三維堆疊的版圖進行了幾何規則和電氣連接檢查，檢查結果表明12個TSV連接孔的坐標重合，縱向深度達到要求，兩層芯片的TSV電氣連接關系正確。