邊界掃描寄存器電路的性能分析和優化設計

孫 誠，邵 健

（中電科申泰信息科技有限公司，江蘇無錫 214000）

1 引言

數字電路的復雜性決定了在測試中需要能夠訪問各種外設或內核模塊，同時需要在測試時能夠把它們彼此隔離開且不得明顯增加測試成本的方法[1]。聯合測試工作組（Joint Test Action Group，JTAG）和電子與電氣工程師協會（The Institute of Electrical and Electronics Engineers，IEEE）共同提出了將串行測試數據移位輸出到一個電路板接口的一套規范，也被稱為邊界掃描[2]。由于省去了用物理探針探測被測組件引腳的過程，該方法提高了對數字電路內部的可控性和可觀測性[3]。

JTAG標準的核心思想是在芯片管腳和芯片內部邏輯之間增添移位寄存器組，被稱為邊界掃描寄存器（Boundary Scan Register，BSR）[4]。BSR的引入使得芯片在測試數據輸入（Test Data Input，TDI）端口和測試數據輸出（Test Data Output，TDO）端口之間形成一個掃描通道[5]。TDI端口用來將串行測試數據輸入芯片，并移入BSR內，TDO端口用于串行輸出測試數據[6]。

典型的BSR包括一組通用數據輸入輸出端口，以及TDI和TDO端口。非測試模式下，通用數據輸入輸出端口用于芯片內部邏輯和輸入輸出（Input Output，IO）引腳的信號交互；測試模式下，測試數據通過TDI端口移入BSR，或者捕獲通用數據輸入端口的信號，通過TDO端口移出BSR[7]。

存在于IEEE 1149.1標準之下的多種BSR單元的設計，主要包括具有一組通用數據輸入輸出端口的BSR電路和具有兩組通用數據輸入輸出端口的BSR電路[8]。本文在此基礎上，對現有的BSR電路進行優化，在保持原有功能的情況下力求電路性能參數指標最優化，進而構建出最優的BSR單元。

2 基本電路模型

2.1 邊界掃描鏈

基本的邊界掃描鏈（Boundary Scan Chain，BSC）結構如圖1所示，若干BSR通過串行移位的方式連接，測試數據通過TDI端口移入BSC，最終通過TDO端口移出數據。……