一種超寬帶頻率綜合器電路的設計與實現

趙建欣，廖春連

（中國電子科技集團公司第五十四研究所，石家莊 050081）

1 引言

隨著無線電通信技術的廣泛應用，射頻微波器件的地位顯得舉足輕重，而頻率綜合器電路又是所有上變頻、下變頻電路的核心結構。射頻微波行業一直致力于提供功能更強、性能更高、尺寸更小、成本更低的微波集成電路，特別是進入到納米、亞納米的工藝量級，CMOS[1]技術在射頻領域得到廣泛的應用。

頻率綜合器電路是變頻芯片的心臟，變頻芯片實現功能的關鍵是頻率綜合器電路的正常工作。頻率綜合器所產生的本振信號相位噪聲會影響信號變頻后的信噪比，目前業內對于頻率綜合器電路的設計和實現已經有一些相關研究。曲明[2]等對頻率綜合器電路中的噪聲抑制提出了行之有效的解決方法，通過調整鑒相器延遲、消除電荷泵泄露以及降低環路濾波器的電阻熱噪聲等方法實現了頻率綜合器的低噪聲設計，可行性高、效果好。該研究是基于S 波段2～4 GHz 的電路設計，對于實現更高頻率、更大帶寬的頻率綜合器電路中的低噪聲設計，則需要更多方式來進一步抑制環路中噪聲的產生。

無線電通信系統的收發機通信速度與工作帶寬以及高精度頻率源的頻率穩定度是正相關的，帶寬越大則通信速度越快。代傳堂[3]對于超寬帶頻率綜合器的設計提出了一種低噪聲方案，可以覆蓋10～20 GHz的超寬頻段，且相位噪聲更是達到了－109 dBm/Hz@1 kHz，但是該方案主要是基于芯片產品的模塊級設計，尺寸較大、不利于小型化設計與應用，而且選用的HMC733 壓控振蕩器（VCO）和UXD20P 分頻器等器件均為進口芯片，無法實現自主可控。……