基于基波正序分量諧振的鎖相策略

李 銳，鄭中祥，魏 華，吳浩偉，陳 濤

基于基波正序分量諧振的鎖相策略

李 銳，鄭中祥，魏 華，吳浩偉，陳 濤

(武漢第二船舶設計研究所，武漢 430205）

提出了一種基于電網正序分量諧振的同步旋轉坐標系下的鎖相方案。該方案首先將電網電壓轉換到同步旋轉坐標系下，對電網電壓中正序分量進行諧振預處理，將電網電壓正序分量幅值放大，然后再進行鎖相控制。這個預處理過程的作用等效為陷波器疊加帶通濾波器的效果，可以有效的抑制電網電壓諧波的影響，同時兼顧系統動態響應速度。最后通過與相位超前補償陷波器方案對比，驗證了該方案動穩態控制效果的優勢。

鎖相環 電壓不平衡 諧振 諧波

0 引言

鎖相技術是實現逆變器成功并網的關鍵技術之一，是逆變器實現并網運行的前提。如何高速準確的提取電網電壓的相位，有效消除電網不平衡以及電網電壓諧波等非理想因素對鎖相結果的影響，一直是鎖相技術研究的重點。

其中三相逆變系統在同步旋轉DQ軸坐標系下的鎖相技術，由于理論含義清晰、實現簡單、鎖相速度較快而獲得了迅速的發展[1-3]。單相逆變系統也可以通過虛擬三相來應用鎖相技術[4,5]。

電網電壓不平衡和電網諧波會對鎖相準確性帶來很大的影響。電網電壓不平衡會導致鎖相結果中出現相應的2次紋波問題。電網電壓中的諧波分量通過DQ變換后，正序諧波分量在Q軸上會降次，而負序諧波分量在Q軸上會升次，從而導致鎖相結果中出現相應的諧波。許多學者針對電網電壓不平衡和諧波污染的問題，提出了一系列的改進方案。

有的學者提出了正負序分離鎖相的方案[6-9]，來解耦正序與負序分量，然而這種方案數學解析復雜。有的學者采用低通濾波器的方案[1-4]，將2次紋波和多次諧波濾除，然后再進行比例積分控制，然而低通濾波器需要設置很低的截止頻率，使系統動態特性變差。另外有學者則提出了用多個陷波器來代替低通濾波器[10-14]，可以對電網電壓中常見的諧波分量進行陷波處理，這種方案可以改善系統動態特性，且能有效濾除2次紋波和主要諧波分量，然而陷波器會降低系統穩定性，且電網頻率發生偏移時，陷波器效果會下降。針對常規陷波器的問題，文獻[14]提出了一種帶有相位超前校正的陷波器，這種陷波器在陷波頻率點相位是超前跳變，從而提高系統的穩定性，該文獻還對陷波頻率進行了自適應調節，從而適應電網電壓頻率的變化。然而陷波器方案在多個陷波器級聯后動態特性均會顯著變差。基于陷波器的問題，很多學者相繼提出了一些現代數字濾波器來抑制紋波影響[15,16]，同時提高系統的鎖相速度，如FIR濾波器、梳狀濾波器等。然而這些濾波器實現相對復雜，濾波效果受到控制頻率影響。

本文提出了提出了一種基于基波諧振的鎖相方案，有效的抑制鎖相環節帶來的諧波分量。該方案通過對采樣的電網電壓進行預處理，將電網電壓進行負序DQ變換，然后經過100 Hz諧振放大，最后進行DQ反變換后送入鎖相環輸入，這個預處理環節等效為一個陷波器和一個帶通濾波器的效果，陷波器主要消除負序分量，而帶通濾波器只通過50 Hz正序基波分量，從而達到消除諧波的作用。最后通過與一種改進的陷波器鎖相方案進行仿真對比，驗證了該鎖相控制方案的有效性和先進性。

1 鎖相環建模分析型

綜合考慮電網相位擾動以及電網背景諧波擾動后的鎖相環控制模型如圖1所示。

圖1 鎖相環小信號模型

觀察圖1所示的模型可以發現，考慮電網電壓諧波擾動的模型中控制環路有兩個輸入：電網電壓中的相位擾動和電網電壓的幅值擾動。常規鎖相環線性模型分析系統性能時，建立的是鎖相環輸出對電網電壓相位擾動的閉環傳函，這種模型可以分析鎖相控制器對電網相位變化的動態響應能力，但并不能很好的反應鎖相控制器對諧波抑制的能力；基于本文提出的線性化模型，建立鎖相環輸出對電網電壓幅值擾動的閉環傳函，可以分析鎖相環對電網電壓中諧波擾動的抑制能力。分別建立輸出相位對參考相位和以及電網諧波擾動的閉環傳函可以得到：

式中G()是PI控制器傳函，可以看到鎖相環的控制特性與PI參數以及參與鎖相計算的電網電壓的峰值都直接相關。

圖2為在表1所示參數，不同電網電壓幅值的兩個閉環傳函的波特圖。從傳函圖中可以發現，當PI參數一定時，電網峰值V越高，G()的閉環帶寬越大，那么對電網電壓相位突變的響應速度也越快。同時V越高，G()低頻段的幅值增益也越低，那么對電網電壓背景諧波的衰減系數也越大，V=100時100 Hz處增益為-40 dB，V=300時增益降低至-50 dB。因此，系統控制參數確定后，參與鎖相計算的電網電壓幅值會直接影響鎖相控制的動穩態性能。電網電壓幅值越高，動態響應速度越快且諧波抑制能力越強。

圖2 閉環傳函波特圖

表1 鎖相環參數.

2 鎖相方法設計

從上述兩個閉環傳函可以發現，電網電壓幅值越大，系統閉環帶寬越寬，對低頻諧波的抑制能力同時也越強，因此增加電網電壓幅值可以有效的抑制諧波，同時兼顧系統動態特性。基于這樣一種思路，本文提出了一種將電網電壓中基波正序分量進行諧振預處理的鎖相方案，后面簡稱為R-PLL方案，具體方案示意圖如圖3所示。將三相電網電壓以-50 Hz的頻率進行DQ變換，此時電壓中基波正序分量變為100 Hz，而基波負序分量變為直流量；再通過一個100 Hz的準諧振控制器，將基波量放大，而負序量因為變換為了直流量，經過諧振控制器后則會衰減至零；其他次諧波經過諧振控制器后也會相應的衰減，之后再經過DQ反變換變為ABC三相電壓。經過這樣一個預處理的過程，就可以有效的將電網電壓中正序分量峰值放大，同時又抑制電網電壓中其他分量的干擾，其中諧振控制器的表達式如下：

圖4所示為不同ω下發生相位突變時的動態響應，可以看到隨著ω增加，系統的調節時間逐漸減少，而超調量則會增加。圖5所示為不同ω下發生負序分量突變時的動態響應，可以看到較小時即阻尼較小時，會出現較大和較長時間的振蕩；隨著ω增大，振蕩減小調節時間變短，但是超調量會增加；當ω繼續增大至阻尼比大于1之后，振蕩消失，但是調節時間和超調量都會增加。圖6所示為諧振控制器的波特圖，從圖6中可以看到ω增大對低頻諧波的抑制能力會降低，但是對于負序分量的抑制能力始終是100%。

圖4 相位突變動態響應

圖5 負序分量突變動態響應

圖6 R(s)波特圖

從這里可以看出R-PLL方案的特點：1）相比較傳統鎖相方案可以有效的消除負序分量的影響；2）在消除負序分量的基礎上可以有效的抑制各次諧波分量；3）通過ω參數的調節，可以兼顧動態特性和低頻諧波抑制能力。

3 仿真對比

3.1 不同阻尼參數下R-PLL控制效果對比

鎖相控制器按照表1所示進行設計，按照圖3的鎖相控制方案搭建仿真模型。圖7中(a)～(b)所示分別為ω等于10和300參數下的相位突變90°時的動態響應，波形具體為鎖相相位結果與實際電網電壓相位之間的誤差。可以看到ω等于300時對相位突變的動態響應速度遠優于ω等于10。(c)～(d)所示分別為兩種參數下電網電壓中負序分量發生突變的動態響應。同樣可以發現ω等于300時動態響應更優。(e)～(f)所示分別為電網中存在20%的7次諧波時，兩種參數下的穩態控制效果，波形具體為鎖相環節中的v。可以看到ω等于10參數下諧波含量非常小，要優于ω等于300參數下的控制效果。但是即使ω等于300，諧波的擾動依然被削弱到非常小，相位中波動幅值不超過0.05。仿真結果驗證了之前的理論分析，在設計諧振環節時，需要折中考慮ω參數的選取，在保證一定動態響應速度的條件下盡可能增加其諧波抑制能力。

3.2 R-PLL與N-PLL控制效果對比

將R-PLL與文獻[14]所述的改進型陷波器方案（N-PLL）的控制效果進行對比，其中陷波器方案的陷波頻率點也設計為對負序分量陷波。這種改進型陷波器在傳統陷波器基礎上增加了一個相位超前補償，從而可以改善傳統陷波器引入的相位滯后對鎖相環穩定性的不利影響。但是這種陷波器同時增加了一個諧振峰，雖然可以設計諧振峰為間諧波點，但仍然會放大電網中的一些諧波分量。總體來說，該改進型陷波器動穩態特性均要優于傳統陷波器，本文所提方案直接與此改進型陷波器進行比較，驗證本文所提鎖相方案的優勢。

圖8為R-PLL與N-PLL的控制效果對比。(a)所示為兩種方案在相位突變90°時的動態效果，其中藍色為基波諧振方案，綠色為陷波器方案。可以看到兩種方案都能迅速在相位突變后收斂到新的相位附近，然而陷波器方案會有較長時間的相位的波動，在80 ms之后相位波動幅值才縮小到1°以內；而基波諧振方案可以迅速的收斂，在10 ms之后相位波動幅值已經小于1°。(b)所示為兩種方案在負序分量突變100%時的動態效果，其中藍色為基波諧振方案，綠色為陷波器方案。可以看到基波諧振方案在1個周期內就迅速收斂，相位振蕩值很小，最大相位波動僅為14°；而陷波器方案相位劇烈振蕩，150 ms之后才逐漸收斂，最大相位波動達到70°。(c)所示為兩種方案在100%負序分量和20%的7次諧波分量條件下，鎖相控制器的穩態波形。可以看到陷波器由于只有陷波效果，沒有低通濾波效果，導致諧波含量很大，從THD分析可以看到諧波含量達到25%以上，且7次諧波衍生出了大量新的諧波分量。而基波諧振方案等效在陷波器的基礎上增加了對其他次諧波的濾波效果，使的相位中的諧波分量得到了有效抑制，諧波含量僅為3.33%。仿真結果驗證了基波諧振鎖相控制器的優勢。

4 結論

本文提出了一種基波諧振鎖相環方案。該方案通過對電網電壓進行諧振預處理，將電網電壓幅值放大，其作用可以等效為一個陷波器疊加一個帶通濾波器的效果，可以有效的抑制電網電壓諧波的影響，同時兼顧系統動態響應速度。最后通過與陷波器方案對比，驗證了該方案在相位突變、負序分量突變以及存在大量背景諧波和負序分量下的動穩態控制效果上的優勢。

[1] Nicastri, A., Nagliero, A. Comparison and evaluation of the PLL techniques for the design of the grid-connected inverter systems. in: Proc. of Industrial Electronics (ISIE), 2010 IEEE International Symposium on. Bari. 2010. 3865-3870.

[2] Santos Filho, R. M., Seixas, P. F., Cortizo, P. C., et al. Comparison of three single-phase pll algorithms for ups applications. industrial electronics, IEEE Transactions on, 2008, 55(8): 2923-2932.

[3] Meersman, B., De Kooning, J., Vandoorn, T., et al. Overview of PLL methods for distributed generation units. in: Proc. of Universities Power Engineering Conference (UPEC), 2010 45th International. Cardiff, Wales. 2010. 1-6.

[4] Ferreira, R. J., Araujo, R. E., Pecas Lopes, J. A. A comparative analysis and implementation of various PLL techniques applied to single-phase grids. in: Proc. of Energetics (IYCE), Proceedings of the 2011 3rd International Youth Conference on. Leiria. 2011. 1-8.

[5] Youngjong, K., Kiwoo, P., Kyo-Beum, L., et al. A new PLL system using full order observer and PLL system modeling in a single phase grid-connected inverter. in: Proc. of Power Electronics and ECCE Asia (ICPE & ECCE), 2011 IEEE 8th International Conference on. Jeju. 2011. 803-808.

[6] Rodriguez, P., Pou, J., Bergas, J., et al. Decoupled double synchronous reference frame pll for power converters control. power electronics, IEEE Transactions on, 2007, 22(2): 584-592.

[7] Rodriguez, P., Teodorescu, R., Candela, I., et al. New positive sequence voltage detector for grid synchronization of power converters under faulty grid conditions. in: Proc. of Power Electronics Specialists Conference, 2006. PESC '06. 37th IEEE. 2006. 1-7.

[8] 鄧哲, 周峰武, 林輝品, 等. 電網故障時基于雙輸SOGI-FLL 的改進電網快速同步方法[J]. 電工技術學報, 2013, 28(12): 32-43．

[9] 陳東明, 陳明亮, 謝楨, 等. 基于改進濾波及正負序分離法的鎖相環[J]. 電網技術, 2016, 40(3): 931-937．

[10] Kyoung-Jun, L., Jong-Pil, L., Dongsul, S., et al. A Novel grid synchronization pll method based on adaptive low-pass notch filter for grid-connected pcs. industrial electronics, IEEE Transactions on, 2014, 61(1): 292-301.

[11] Karimi-Ghartemani, M., Khajehoddin, S. A., Jain, P. K., et al. Addressing DC Component in PLL and Notch Filter Algorithms. Power Electronics, IEEE Transactions on, 2012, 27(1): 78-86.

[12] Bellini, A., Bifaretti, S. Performances of a PLL based digital filter for double-conversion UPS. in: Proc. of Power Electronics and Motion Control Conference, 2008. EPE-PEMC 2008. 13th. Poznan. 2008. 490-497.

[13] Mojiri, M., Karimi-Ghartemani, M., Bakhshai, A. Processing of harmonics and interharmonics using an adaptive notch filter. power delivery, IEEE Transactions on, 2010, 25(2): 534-542.

[14] Freijedo, F. D., Yepes, A. G., Lo, et al. Three-Phase PLLs with fast postfault retracking and steady-state rejection of voltage unbalance and harmonics by means of lead compensation. power electronics, IEEE Transactions on, 2011, 26(1): 85-97.

[15] Carugati, I., Maestri, S., Donato, P. G., et al. Variable sampling period filter pll for distorted three-phase systems. power electronics, IEEE Transactions on, 2012, 27(1): 321-330.

[16] Robles, E., Ceballos, S., Pou, J., et al. Variable-Frequency Grid-Sequence Detector Based on a Quasi-Ideal Low-Pass Filter Stage and a Phase-Locked Loop. Power Electronics, IEEE Transactions on, 2010, 25(10): 2552-2563.

A PLL algorithm based on the resonance of the positive sequence component of grid voltage

Li Rui, Zheng Zhongxiang, Wei Hua,Wu Haowei, Chen Tao

(Wuhan Second Ship Design and Research Institute, Wuhan 430205, Hubei, China）

TM761

A

1003-4862（2022）09-0004-06

2022-02-10

海洋核動力平臺技術、裝備研制及示范應用（2017YFC0307800）

李銳（1987-），男，博士，研究方向：船舶綜合電力系統。E-mail: learoylr@163.com