電氣設備剩余電壓的可靠性研究與方案設計

韓書磊，張威，周月飛，王艷飛

（空調設備及系統運行節能國家重點實驗室，珠海 519070）

引言

剩余電壓是電氣設備斷電之后常見的現象之一，為保證用戶在使用過程中的人身安全，在設計時會將剩余電壓限制在一個安全的范圍之內，對此，從安全角度出發GB 4706.1《家用或類似用途電器的安全通用要求》[1]、GB 4943《設備技術信息（電氣事務設備）的安全》[2]、GB8898《音頻、視頻及類似電子設備安全要求》[3]等都對剩余電壓在不同角度提出了限制要求。

曹俐[4]等研究了一種過零檢測電路，與可調延時設計配合能使設備在交流峰值處準確斷電，陳永強[5]等研究了剩余電壓在電磁干擾和人體安全電能方面影響，何勇[6]等從測試標準的角度分析了電氣設備的測試方法，龐聰[7]等研究了標準限值的由來和對測試設備的要求。

目前行業內雖然對剩余電壓的產生和檢測方法有了一定的研究，但對降低剩余電壓的方法并沒有完善的理論依據和具體的設計方案。本文通過將設備電路簡化，推導剩余電壓的計算公式為降低剩余電壓方案提供理論依據，然后根據公式設計降低剩余電壓的方案并通過實際案例驗證不同方案的可靠性。

1 剩余電壓的產生機理

在常見的設備電路中，為了實現各種功能常會在電路中添加電感、電容等元器件，此類元器件具有一定的儲能作用，在設備通電時會存儲一定的電能。設備斷開電源連接后，這些元器件會釋放出內部儲存的電能，使得斷電之后電路中的電壓并不是立即消失，而是隨著時間逐漸衰減歸零。因此電氣設備斷電之后會存在剩余電壓，而過高的剩余電壓在使用過程中可能會對用戶造成電擊傷害，影響使用安全。將電路中的剩余電壓短時間內快速消耗是所有廠商必需關注的問題。

2 剩余電壓理論模型

當電氣設備與外部電源線路斷開連接時，由于電路中電感的儲能遠小于電容，可以將內部電路總電容和總電阻簡化為簡單的RC電路，此時電路內部的電能消耗等效于一般RC電路的零輸入響應狀態由此建立剩余電壓理論模型。

在電路斷電之前（t≤0時）電容電壓與電源電壓相等，斷電后由電容C提供電流如圖1所示，也即：

圖1 RC電路圖

剩余電壓以相同的指數規律衰減，衰減的快慢取決于R和C的乘積。在電氣鄰域中研究人員取τ=RC，以此觀察當時間t=0，τ，2τ，3τ...情況下內部電路剩余電壓的衰減情況。

以上剩余電壓計算公式的是基于理論模型推導出的，剩余電壓Ut的衰減主要取決于RC，在實際應用中由于電路內部元器件的設計偏差等因素影響，實際測試值會有一定的偏差。

3 剩余電壓優化方案與可靠性驗證

基于上述剩余電壓理論計算公式可知，當時間t一定時，剩余電壓與RC的值呈正相關，R和C的乘積越小，電路中剩余電壓的衰減速度越快，剩余電壓值越小。所以降低剩余電壓的多通過調整電路中的電容C和電阻R而制定的。下述方案使用EMI接收機、功率吸收鉗、V型人工電源網絡、峰值斷電器、示波器以及100 MΩ探頭在電磁屏蔽室中驗證各方案的效果與影響。

3.1 優化放電電阻

設計電路的阻性負載多種多樣，為了實現各種功能在電路中用以減小通過元器件電壓的串聯電阻，減小元器件電流的并聯電阻以及各種非純電阻負載元件。更改此類電阻影響因素復雜多變，因此大多數廠家會專門設計放電電阻與后端負載電路并聯，然后利用放電電阻進行放電，根據并聯電阻計算公式設計的放電電阻越小，實際電路的等效電阻值也越小，相應的剩余電壓衰減越快。

圖2為某電氣設備AC輸入端濾波設計電路圖，原設計電路中放電電阻值R為3*240 kΩ，實測斷電1 s后的剩余電壓Ut最大值為80.23 V，為了降低剩余電壓調整放電電阻并進行實測驗證，測試數據如圖3所示。

圖2 更改放電電阻前輸入端濾波電路與剩余電壓實測圖

圖3 降低放電電阻時剩余電壓變化趨勢圖

考慮到受測設備的一致性剩余電壓實測數據可能存在一定的波動，最終決定將放電電阻值降低為3*120 kΩ，此時測試斷電1 s后最大剩余電壓值為13.09 V,如圖4所示。

圖4 更改放電電阻后輸入端濾波電路與剩余電壓實測圖

為確保方案可靠性，針對上述方案隨機抽取10臺設備測試剩余電壓，實測數據如表1。

表1 更改放電電阻可靠性驗證數據表

從測試數據可以看出方案效果穩定，調整放電電阻可以有效的降低剩余電壓，但設備待機時純電阻元件消耗功率為P=U2/R，額定220 V電壓下放電電阻的待機功耗0.134 W，相當于增加了設備的功耗降低了設備能效利用率，降低放電電阻R會導致電氣設備的功耗進一步上升。在節能減排的國際背景下，歐美等國對電氣設備待機功耗都有嚴格限制，一般要求遵從國際“1 W”的倡議，這對設備的待機功耗影響極大，我國暫時對待機功耗沒有明確要求，但也有能效等級要求。所以在降低放電電阻方案時，需要考慮對待機功耗、耗電量、能效等方面的影響。

3.2 優化X電容

電容在電路中的作用很多，除了常見的電解電容之外還有用以抑制電路電磁干擾、對電源整流濾波的X電容和Y電容。其中Y電容主要用于抑制電路中的共模干擾，使用的電容量較小，一般為pF級，由于其一端連接L/N線路一端連接功能地上，所以設計容量不能過大，否則可能導致設備的泄漏電流超過相關的安全標準。X電容用以抑制電路中的差模干擾，單個X電容通常設計在（0.1~0.47）μF，但一般設備的濾波電路會使用多個X電容與電感并聯來達到更好的濾波效果，客觀上電源輸入端的濾波電路設計中為了達到更好的濾波效果，X電容越大效果越好。

在基準時間要求較高的振蕩電路或定時、延時電路中，若電解電容容量減小，可能造成振蕩頻率偏高，定時周期變短，造成時間誤差。這可能導致許多系統功能不穩定甚至無法運行的現象。同時由于Y電容容量小，調整Y電容對剩余電壓影響遠小于X電容，且對共模干擾影響較大，所以常通過調整X電容的方式來達到降低剩余電壓的目的。

在某設備AC輸入濾波電路中，L、N線路上并聯3個電容量為0.33 uF的X電容，此電路斷電1 s后的最大剩余電壓實測值為48.08 V如圖5。為了降低剩余電壓調整電路中的X電容并進行實測驗證，測試數據圖6所示。

圖5 更改X電容前輸入端濾波電路與剩余電壓實測圖

圖6 降低X電容剩余電壓變化趨勢圖

考慮到受測設備的一致性剩余電壓實測數據可能存在的波動以及電路的抗干擾能力，最終決定將X電容值調整為0.33+0.22+0.22μF，此時測試斷電1 s后最大剩余電壓值為10.25 V。

對設定的方案進行可靠性驗證，針對方案隨機抽取10臺設備測試剩余電壓，實測數據如表2所示。

表2 更改X電容可靠性驗證數據表

從測試數據可以看出方案對降低剩余電壓效果穩定，但是降低X電容會影響電路的抗干擾能力，設備更改電容之后騷擾電壓在150 kHz~1 MHz頻段時干擾信號明顯上升見圖7，但仍在限值之內。

圖7 更改X電容前后設備騷擾電壓測試圖

在電源濾波、交流（音頻）耦合、交流旁路退偶、低頻振蕩等類似電路中的電容容量減小，理論上對系統不會造成太大影響，但實際上會影響電路的穩定性。如濾波不好，會造成電壓波動影響元器件使用壽命和可靠性；耦合不好，會影響信息傳輸；旁路不好，會造成電路自激干擾等。上述更改X電容方案中，雖然實測EMI騷擾電壓均值仍在限值內，但也存在150 kHz~1 MHZ范圍余量較小的情況，這也意味著電路的抗干擾能力下降。

3.3 同時調整放電電阻和X電容

實際上設計電路時也會出現單獨調整電阻R或電容C無法達成降低剩余電壓至目標值， 或者調整后影響電路穩定性導致方案無法被接受，這種情況可以同時調整電阻和電容來達成預定降低剩余電壓的目標。

在某設備電路設計中初始方案電路采用3*240 kΩ放電電阻和0.47+0.33+0.33 uF的X電容，實測斷電1 s后最大剩余電壓值91.02 V。為了降低剩余電壓調整X電容并進行實測驗證，測試數據如圖8所示。

圖8 降低RC時實測剩余電壓變化趨勢

考慮到受測設備的一致性，實測數據可能存在波動，初步設定方案如表3。

表3 初步設定方案

對設定的方案進行可靠性驗證，針對設定的四種方案隨機抽取10臺設備測試剩余電壓，實測數據如圖9所示。

圖9 方案可靠性驗證數據圖

四種方案實測均能降低剩余電壓且效果穩定，驗證更改后的待機功率發現：方案1的待機功率最低，方案2、3、4的待機功率相同，但均在限值范圍內。對X電容的改動可能影響電路抗干擾能力，四種方案EMI騷擾電壓測試如圖10。

圖10 四種方案騷擾電壓測試圖

從方案的騷擾電壓測試結果可以看出選用方案2電路抗干擾能力最好，由此確定方案：將電路中的放電電阻R改為3*120 kΩ，X電容改為3*0.33 uF如圖11所示。

圖11 更改方案后輸入端濾波電路圖

相較于單純的降低放電電阻或X電容，同時調整兩者在多數情況下對降低剩余電壓的效果更好，這從理論計算公式也能看出，但是在實際電路設計時同時調整兩者相對更復雜，需要同時考慮待機功耗和電路穩定性。

4 結論

更改放電電阻、X電容的方案對降低電路剩余電壓效果顯著，理論上放電電阻與X電容設計的越低電路的剩余電壓衰減越快，但是在調整RC之后需要對相關電路重新評估和試驗驗證。為此總結降低剩余電壓的設計方案與影響分析為廣大設計者提供參考：

1）單獨調整放電電阻是一種簡單直接降低剩余電壓的方法，對后續電路功能與穩定性的影響較小，但是會增加設備的無用功耗，特別是對設備的待機功率影響極為明顯，設備能效利用率降低，在不考慮設備功耗或者設計功耗余量較大時可以嘗試選用；

2）單獨調整X電容也是一種直接降低剩余電壓的方法，缺點是可能影響到電路的抗干擾能力造成設備抗干擾閾值降低，在一些電源電壓波動大、工作環境惡劣等設備電路中需要謹慎選用；

3）同步調整放電電阻和X電容對降低剩余電壓的效果最好，對設備待機功耗和電路的抗干擾能力影響最小，缺點是方案周期較長需要不斷驗證試錯，多用于一些成熟產品的拓展開發上。