基于ARM+FPGA的衛(wèi)星電源控制器通用測(cè)試系統(tǒng)

宛傳友，侯 飛，丁一寧，陳志緣

（上海空間電源研究所，上海 200245）

衛(wèi)星電源分系統(tǒng)是星上產(chǎn)生、儲(chǔ)存、交換、調(diào)節(jié)和分配電能的系統(tǒng)，它為衛(wèi)星各個(gè)分系統(tǒng)的設(shè)備提供安全可靠的能源供給，是衛(wèi)星必不可少的重要保障系統(tǒng)[1]，其中PCU 是衛(wèi)星電源分系統(tǒng)的重要組成部分，PCU 的性能指標(biāo)直接決定了整個(gè)衛(wèi)星的供電是否可靠。因此對(duì)于PCU 性能的測(cè)試就顯得尤為重要，其中PCU 與星載計(jì)算機(jī)的總線通信方式主要包括1553B、CAN 和RS422 3 種。 目前傳統(tǒng)的PCU 測(cè)試主要是根據(jù)其總線通信方式，需要專門定制一套僅適用于該型號(hào)的測(cè)試系統(tǒng)，包括測(cè)試上位機(jī)和與其通信的轉(zhuǎn)接盒[2-3]，存在定制化嚴(yán)重、通用性差、維護(hù)困難、成本較高等缺點(diǎn)。

針對(duì)這種情況，本文設(shè)計(jì)了一種基于ARM+FPGA 的衛(wèi)星電源控制器通用測(cè)試系統(tǒng)。 將3 種總線通信方式進(jìn)行整合，轉(zhuǎn)換成接口統(tǒng)一的以太網(wǎng)通信方式與上位機(jī)進(jìn)行數(shù)據(jù)傳輸。 實(shí)現(xiàn)了測(cè)試系統(tǒng)上位機(jī)無(wú)需再分別適配3 種總線通信的方式，節(jié)省了上位機(jī)軟件和通信轉(zhuǎn)接盒的開發(fā)成本。

1 通用測(cè)試系統(tǒng)整體設(shè)計(jì)方案

基于ARM+FPGA 的衛(wèi)星電源控制器通用測(cè)試系統(tǒng)的整體設(shè)計(jì)方案如圖1 所示，主要包括待測(cè)試的電源控制器（PCU）模塊，其中PCU 模塊可以通過1553B、CAN 和RS422 3 種總線通信方式中的任意一種與總線通信接口整合單元進(jìn)行數(shù)據(jù)傳輸。 總線通信接口整合單元由主控芯片A3P1000 FPGA 與3種總線通信接口的控制芯片組成。 總線通信接口整合單元通過FSMC 內(nèi)總線與以太網(wǎng)接口轉(zhuǎn)換單元進(jìn)行內(nèi)總線數(shù)據(jù)交互。 以太網(wǎng)接口轉(zhuǎn)換單元由ARM Cortex-M4 為內(nèi)核的STM32F103ZET6 芯片和以太網(wǎng)通信接口芯片W5500 組成。以太網(wǎng)接口轉(zhuǎn)換單元通過以太網(wǎng)線與通用測(cè)試上位機(jī)進(jìn)行數(shù)據(jù)傳輸。 通用測(cè)試上位機(jī)是采用圖形化的編程語(yǔ)言LabVIEW開發(fā)，形成可視化的通用測(cè)試上位機(jī)界面。

圖1 通用測(cè)試系統(tǒng)整體設(shè)計(jì)方案Fig.1 Overall design scheme of general test system

2 通用測(cè)試系統(tǒng)硬件設(shè)計(jì)

通用測(cè)試系統(tǒng)硬件電路主要包括以太網(wǎng)接口轉(zhuǎn)換單元和總線通信接口整合單元，硬件結(jié)構(gòu)框圖如圖2 所示。

以太網(wǎng)接口轉(zhuǎn)換單元主控芯片采用ARM Cortex-M4 為內(nèi)核的STM32F103ZET6 芯片，最高時(shí)鐘速度72 MHz， 程序存儲(chǔ)器容量為512 KB，RAM容量為64 KB，該芯片性能高、成本和功耗低，完全滿足設(shè)計(jì)要求。 整個(gè)測(cè)試系統(tǒng)硬件電路采用直流12 V 供電，選用AMS1117-3.3 線性穩(wěn)壓芯片將電壓轉(zhuǎn)換成3.3 V 供給以太網(wǎng)接口轉(zhuǎn)換單元。 采用MAX706 看門狗芯片產(chǎn)生上電復(fù)位和看門狗信號(hào)輸出給STM32F103ZET6 主控芯片。 采用8 MHz 的晶振提供系統(tǒng)時(shí)鐘。 W5500 是WIZnet 公司推出的一款內(nèi)部集成硬件協(xié)議棧的高性能以太網(wǎng)接口芯片，它擁有早期芯片的所有主要優(yōu)勢(shì)，內(nèi)部集成了MAC和PHY 工藝，使得接入以太網(wǎng)方案的硬件設(shè)計(jì)更為簡(jiǎn)捷和高效。W5500 提供了SPI（外設(shè)串行接口），從而能夠更加容易與外設(shè)MCU 整合，方便開發(fā)者使用[4-5]。 網(wǎng)絡(luò)接口采用的是把變壓器和RJ-45 接頭集成到一起的HR911105A，HR911105A 符合IEEE802.3標(biāo)準(zhǔn)，采用金屬外殼封裝，抑制EMI 性能較好，而且可減少電路板空間和簡(jiǎn)化PCB 板布局，使信號(hào)傳輸更加穩(wěn)定可靠[6]。

總線通信接口整合單元主控芯片采用A3P1000芯片，該FPGA 芯片具有100 萬(wàn)系統(tǒng)門，最高主頻231 MHz，1024 位片上可編程、非易失的FlashROM存儲(chǔ)，滿足設(shè)計(jì)要求。采用LM2678S-5、LM2678S-3.3和AMS1117-1.5 電源轉(zhuǎn)換芯片將電壓轉(zhuǎn)換成5 V、3.3 V 和1.5 V 供給總線通信接口整合單元。 用電阻和電容組成上電復(fù)位模塊電路。 采用24 MHz 晶振提供FPGA 的系統(tǒng)時(shí)鐘。

1553B 總線通信模塊的主芯片采用美國(guó)DDC公司生產(chǎn)的BU-61580，該芯片作為一種全集成化多協(xié)議的接口芯片，由2 個(gè)低功耗的雙端收發(fā)器、4 K字靜態(tài)RAM 以及直接面向主處理器的緩存接口組成[7]，集成了總線控制器（BC）、遠(yuǎn)程終端（RT）和總線監(jiān)控器（MT）3 種終端協(xié)議邏輯，各個(gè)終端連接到總線上都可形成廣播通道[8-9]，本測(cè)試系統(tǒng)該芯片承擔(dān)BC 的功能完成與衛(wèi)星PCU 的1553B 通信。 CAN 總線通信模塊通常由CAN 總線控制器SJA1000 和CAN 總線收發(fā)器PCA82C250 兩部分組成[10-11]，實(shí)現(xiàn)與衛(wèi)星PCU 的CAN 通信。 RS422 總線通信模塊由四路差分線路驅(qū)動(dòng)器AM26C31 和四路差分線路驅(qū)動(dòng)器AM26C32 組成，實(shí)現(xiàn)與衛(wèi)星PCU 的RS422通信。

3 通用測(cè)試系統(tǒng)軟件設(shè)計(jì)

3.1 通用測(cè)試上位機(jī)軟件設(shè)計(jì)

上位機(jī)采用圖形化的編程語(yǔ)言LabVIEW 開發(fā)，形成可視化的上位機(jī)界面。 具備模塊化程序結(jié)構(gòu)框架，高內(nèi)聚，低耦合，覆蓋當(dāng)前衛(wèi)星型號(hào)需求，并滿足維護(hù)方便、方便后續(xù)進(jìn)行功能擴(kuò)展，也可以根據(jù)用戶需求進(jìn)行定制化設(shè)計(jì)。 通用測(cè)試上位機(jī)軟件主程序流程如圖3 所示。

圖3 通用測(cè)試上位機(jī)軟件主程序流程Fig.3 General test upper computer software main program flow chart

3.2 基于ARM+FPGA 的軟件設(shè)計(jì)

基于ARM+FPGA 的軟件主體功能為硬件上實(shí)現(xiàn)以太網(wǎng)→1553B、CAN 和RS422 總線的電氣特性匹配，軟件上實(shí)現(xiàn)信息流的上下行。 為提高軟件通信處理能力， 采用ARM+FPGA 雙核處理的實(shí)現(xiàn)方案，可充分發(fā)揮ARM 多任務(wù)實(shí)時(shí)處理功能及FPGA功能并行、管腳豐富的特點(diǎn)。

為提高軟件運(yùn)行效率，結(jié)合處理器性能承載能力，選擇在STM32F103ZET6 芯片上移植運(yùn)行UCOSII嵌入式操作系統(tǒng)， 該操作系統(tǒng)是一個(gè)基于ROM 運(yùn)行的、可裁剪的、搶占式、實(shí)時(shí)多任務(wù)內(nèi)核，具有執(zhí)行效率高、占用空間小、實(shí)時(shí)性能優(yōu)良和可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)，最小內(nèi)核可編譯至2 KB[12]，具有成熟的移植及應(yīng)用經(jīng)驗(yàn)。 本軟件利用UCOSII 的特點(diǎn)，設(shè)定多個(gè)任務(wù)，從而實(shí)現(xiàn)信息上下行的實(shí)時(shí)性。 為增強(qiáng)信息吐納穩(wěn)定性，采用隊(duì)列的方式對(duì)輸入輸出信息流進(jìn)行操作。 隊(duì)列是一種抽象的數(shù)據(jù)類型，具有先進(jìn)先出的特點(diǎn)，非常適合用于通信的處理。 本軟件設(shè)置2 個(gè)隊(duì)列，分別為對(duì)上、對(duì)下，通過管理、維護(hù)2個(gè)隊(duì)列實(shí)現(xiàn)信息流的上下行。 基于ARM+FPGA 軟件運(yùn)行的基本邏輯流程如圖4 所示。

圖4 基于ARM+FPGA 軟件運(yùn)行的基本邏輯流程Fig.4 Basic logic flow chart based on ARM+FPGA software operation

4 通用測(cè)試系統(tǒng)樣機(jī)展示

搭建的基于ARM+FPGA 架構(gòu)的通用測(cè)試系統(tǒng)樣機(jī)如圖5 所示。 其中以太網(wǎng)接口轉(zhuǎn)換單元采用內(nèi)嵌的方式疊插在總線通信接口整合單元的印制板上， 通過以太網(wǎng)線連接到通用測(cè)試上位機(jī)進(jìn)行測(cè)試，通用測(cè)試上位機(jī)界面如圖5 標(biāo)注所示。

圖5 通用測(cè)試系統(tǒng)樣機(jī)Fig.5 Universal test system prototype

5 結(jié)語(yǔ)

本文提出的基于ARM+FPGA 架構(gòu)的通用測(cè)試系統(tǒng)， 實(shí)現(xiàn)了與3 種總線通信接口的適配， 包括1路1553B、2 路CAN 和4 路RS422 總線通信功能，通用測(cè)試上位機(jī)實(shí)現(xiàn)了RS422 通信波特率可自由設(shè)置、CAN 通信傳輸速率500 Kbps 和1553B 通信傳輸速率為1 Mbps。 該測(cè)試系統(tǒng)已經(jīng)用于3 種不同的衛(wèi)星電源控制器的測(cè)試，測(cè)試結(jié)果表明其通用性強(qiáng)，穩(wěn)定性高，解決了傳統(tǒng)衛(wèi)星PCU 測(cè)試系統(tǒng)定制化嚴(yán)重的問題， 降低了成本， 可以為后續(xù)的衛(wèi)星PCU 測(cè)試系統(tǒng)開發(fā)提供借鑒。