基于FPGA 的多通道可調增益數據采集系統設計

顧俊杰，白雪麗

（1.北華航天工業學院 電子與控制工程學院，河北廊坊 065000；2.北華航天工業學院計算機學院，河北廊坊 065000）

隨著我國航空、航天、航海等國防事業在技術上不斷取得突破性進展，為實現高精度空間探測、各種飛行器的精準導航以及軍事上的精確打擊等目標，對慣導產品的精度提出了新的要求，而陀螺馬達作為陀螺儀的關鍵部件，其工作狀態的實時、高精度監測對慣導產品的精度具有重要意義[1]。目前，數據采集行業以美國NI 公司最為領先，其產品接口齊全、種類多、應用廣泛。然而，目前市場通用采集卡精度方面普遍稍有欠缺，性能優異的產品價格往往較高，且對陀螺馬達的測試不具備針對性，容易造成資源浪費或欠缺。因此，設計了一款高采樣率、高精度的多通道數據采集卡。

1 系統總體設計

系統的總體架構框圖如圖1 所示，系統由實現單端差分切換及多通道功能的多路開關單元、輸入信號調理電路、ADC 采樣電路、FPGA 主控單元、PCI通信模塊以及PC 上位機組成。單端差分切換模塊主要實現被測信號單端、差分采集模式切換；信號調理電路主要實現兩個功能：一是對被測信號進行濾波處理以保證信號穩定，二是對被測信號作幅值調整，使信號幅值大小與ADC 輸入范圍相匹配，保證ADC 采樣精度；硬件電路的控制由主控器件FPGA實現，并完成數據實時采集處理等功能；PCI 通信模塊用來承擔FPGA 與上位機的通信任務[2-3]。

圖1 系統總體結構框圖

2 硬件電路設計

2.1 單端差分切換電路

系統多通道功能和單端差分輸入方式切換方案采用四片多路模擬開關ADG1207 芯片，具有8 路差分通道，導通電阻為120 Ω，-3 dB 帶寬為490 MB，道間串擾為-85 dB。由高電平有效使能信號EN 控制3 位地址線A2、A1、A0，選通其中某一通道，當要關閉當前所有通道時則由FPGA 發送低電平給EN。ADG1207 先斷開后閉合且每通道的雙向切換性能優異，并且輸入信號范圍能擴展到其電源范圍內，可提高系統準確性和安全性[4-6]。

2.2 信號調理電路模塊

信號調理電器模塊包括低通和高通兩種濾波電路、具有可編程功能的兩級放大電路以及具備衰減功能的單端轉差分電路，如圖2 所示。

圖2 信號調理電路模塊

系統所使用信號采集現場電磁干擾較強，需要為模擬前通道設計合適的濾波電路，減少干擾信號對系統采集精度的影響。

系統的輸入信號幅值范圍為-10～+10 V，根據設計需求，模擬前通道輸入范圍要具備四個檔位量程，分別是±10 V、±5 V、±1 V、±0.5 V。為保證測試精度，需要對小信號進行放大，以使之與系統采樣電路輸入范圍相匹配，因此四個檔位對應的放大倍數分別為1 倍、2 倍、10 倍、20 倍。該功能的實現采用了兩片可編程增益儀放大器AD8250，可通過FPGA 進行邏輯控制產生系統所需的四種增益檔位，其放大倍數的組合分別為1×1、1×2、10×1、10×2[7-9]。

由于ADC 輸入范圍為-VREF～+VREF，且該系統采樣電路中ADC 的參考電壓設置為4.5 V，故需要將模擬前端送來的±10 V 被測信號作衰減，同時實現由單端信號到差分信號的轉換[10]。該模塊采用了全差分漏斗放大器AD8475 作為核心器件，AD8475 有兩種衰減增益：0.4 倍和0.8 倍，結合ADC 輸入范圍，該系統采用衰減0.4 倍，從而使不同檔位輸出信號范圍一致，經過兩級放大及衰減后，四個檔位的輸入、輸出情況如表1 所示。

表1 四個檔位輸入信號縮放倍數及輸出范圍

2.3 模數轉換電路

模數轉換器采用了美國德州儀器的ADS8861 芯片，該芯片是一款采用真差分輸入方式的16 位ADC，1 Msps 是其能達到的最高采樣率，采用SPI 兼容串行接口，信噪比可達96 dB，具有±1.0LSB 的積分非線性和微分非線性，輸入信號共模電壓范圍為0～VREF，該系統配置電壓為2.25 V。為了避免發生頻率混疊現象，針對采樣電路設計了抗混疊濾波器，用來濾除高頻諧波，確保高頻信號不會疊加到低頻信號[11]。其配置電路如圖3 所示。

圖3 模數轉換器配置電路

3 部分FPGA邏輯設計與實現

3.1 采集通道邏輯設計

系統中ADG1207 對各通道輪流切換，其真值表如表2 所示。系統共四片ADG1207，其中一片控制系統單端信號輸入方式和差分信號輸入方式的切換，其余三片并聯使用，控制多通道間切換，由各自使能信號EN 決定是否開啟。在進行多通道間的切換時，三片并聯開關只允許其中一片和它的一個通道開啟。

表2 多路模擬開關ADG1207真值表

采集通道控制電路完成單端信號輸入與差分信號輸入的模式切換，由于多路信號同時采集，開關需要不停地順序切換，ADC 轉換后傳給FPGA 的數據是由多個通道順序拼接起來的，因此需要將該數據還原為各個通道的原始數據，最后再對還原后的數據進行處理。數據的拼接與組合如圖4 所示。

圖4 ADC采集數據分解及組合示意圖

3.2 程控增益控制邏輯

AD8250 具有靈活的可配置增益模式，可根據系統需要將增益模式配置為透明模式或鎖存模式。由于鎖存增益模式中，可由FPGA發送高低電平控制寫使能引腳，在其下降沿時刻根據A1、A 0高低電平情況鎖定當前所對應的增益，故而將增益模式配置為鎖存模式，其增益配置情況如表3 所示，鎖存增益模式下的時序如圖5 所示。其中，寫使能引腳高電平時間和低電平時間分別不少于40 ns 和20 ns。

表3 鎖存增益模式配置表

圖5 鎖存增益模式時序圖

3.3 ADC控制模塊邏輯

文中采樣電路的模數轉換器為ADS8861，其采用的SPI 接口有“三線模式”、“四線模式”，同時支持菊花鏈操作[12-13]。文中采用三線模式中的無Busy 信號模式，其時序如圖6 所示。

圖6 ADS8861“三線無Busy信號模式”工作時序圖

在三線模式中無Busy 信號模式下，DIN 始終為高電平，FPGA 先將CONVST 信號拉低，采樣開始后CONVST 持續至少半個SLCK 時間的高電平，然后拉低；此時FPGA 輸出時鐘信號，數據的采集轉換完成與SCLK 同步，由DOUT 引腳從高位到低位串行送到FPGA 內部，同時轉為并行數據，最后將輸出的二進制補碼數據轉換為16 位的無符號數據[14]。

為了更直觀地了解到ADC 各引腳上的信號變化情況，利用Quartus 自帶的嵌入式邏輯分析儀SignalTap 進行觀測。ADS8861 的數據手冊中給出的SCLK 最高頻率為66.6 MHz，文中采用50 MHz 作為參考。模塊控制時鐘CLK 用100 MHz，并作為邏輯分析儀參考時鐘，每50 個SCLK 時鐘完成一次采樣，實現單通道的最高采樣率1 Msps，則48 通道綜合采樣率不低于10 ksps。CONVST高電平持續60個CLK，之后被拉低，所采集到的數據同步于SCLK，由DOUT串行送出，數據在控制模塊中完成串并轉換送至其他模塊。將程序下載至板卡，在Signal Tap 中對各個信號進行抓取觀測，結果如圖7 所示。

圖7 ADS8861控制模塊時序測試圖

4 系統測試

在分別完成系統軟硬件的調試之后，在工控機上對系統作整體測試，測試內容包括單端與差分模式信號采集、采集通道的切換、四個檔位增益控制下的信號采集、系統精度分析。測試使用研華工控機610L，Win7 32 位操作系統，Labview 2015 設計編寫的上位機軟件[15-17]。采集系統輸入信號由信號發生器DG1022U 提供。整體測試前對系統各個模塊進行檢查，確保正常工作。

該系統的精度測試使用可編程高精電源DP1308A和五位半臺表DM3058，以臺表測量值作為參考值，對系統采集到的數據與臺表測量值的誤差進行分析。X1-X1、X1-X2、X10-X1 和X10-X2 四個增益檔 位的輸入信號范圍分別設置為±4.5～±9 V、±2～±4.5 V、±0.45～±0.9 V 以及±0.225～±0.5 V，每個增益檔位的輸入信號分正、負電壓兩種情況進行測試。圖8 中顯示了利用Matlab 軟件對系統四個增益檔位下所采集的數據進行精度分析得出的誤差情況。

圖8 四種增益檔位下所采集數據的誤差情況

對系統采集到的數據進行分析處理后，在Matlab 工作區域使用其自帶工具找到誤差最大的極值點，得到四個增益檔位下最大誤差點對應的臺表值、系統采集值及其誤差大小情況，如表4 所示。

由表4 可知，在1 倍、2 倍增益檔位下，系統采集誤差較小，均在0.1%以內；在10 倍、20 倍增益檔位下，系統采集到的數據誤差相比1 倍、2 倍增益檔位下誤差稍大，但其誤差范圍仍在0.2%以內，仍具有較高精度。綜合以上分析情況可知，該文所設計的數據采集系統在四個增益檔位下所采集到的數據相對誤差均在0.2%以內，達到了設計指標要求。

表4 不同增益下最大誤差點對應值及誤差大小

5 結論

該文以慣導產品中多路陀螺馬達工作中的多個工作狀態參量的高精度測量為目標，設計了以FPGA為控制器件的多通道增益可調的數據采集系統，實現了單端信號采集模式和差分信號采集模式的可切換工作模式，同時系統具備的四個增益檔位可調功能增強了其工作適用場景，與當前市場通用數據采集卡相比，各項技術指標均達到了多路陀螺馬達的監測需求。系統的操作具有簡單易用、穩定性好等特點，實現了針對陀螺馬達多個工作參量較高精度的測量，減少了繁瑣的工作程序，使陀螺馬達工作狀態的監測效率得到極大提高，同時系統的使用范圍具有較強的可擴展屬性。