Σ-Δ型調制器中模擬電路的研究與設計

楊鴻宇，李新

（沈陽工業大學信息科學與工程學院，沈陽 110870）

1 引言

隨著科技的進步，通信和數字信號技術快速發展，ADC的研究也越來越受到重視。高品質的音頻設備和儀表測量對ADC的精度、分辨率和功耗等方面要求較高，業界對Σ-Δ型ADC的改進與創新也不斷涌現[1]。Σ-Δ型ADC在主流ADC中可實現的精度最高，它利用過采樣技術和噪聲整形技術降低對電路模擬部分的設計要求，這兩樣技術都是通過調制器來實現的。調制器除了有過采樣和噪聲整形的功能以外，轉換器精度還需要通過調節調制器的各種參數來提高，例如增加過采樣率、積分器階數或量化器位數的辦法來進行提升[2]。調制器的結構及參數都影響著轉換器的性能。在此對調制器進行研究設計，以求達到高精度轉換器的要求。

2 Σ-Δ調制器基本結構及工作原理

Σ-Δ型ADC的基本結構如圖1所示，它由模擬調制器和數字抽取濾波器組成，可將Δ值（即前后兩個采樣值的差值）積分后輸入到量化器進行編碼，而這一過程發生在調制器中。

圖1 Σ-Δ型ADC基本結構

Σ-Δ調制器主要包括過采樣、積分器、量化器以及DAC[3]。如圖2所示，為一階調制器典型的結構框圖。

圖2 一階Σ-Δ調制器原理框圖

X(t)與反饋信號X(t)在經過加法器后作差得到的信號進入到量化器中，再在采樣脈沖的作用下，量化器對X(t)與X(t)的差值進行正負判斷，如下式：

若公式(1)成立，量化器輸出二進制編碼1，否則輸出0[4]。

Σ-Δ型ADC利用過采樣技術及噪聲整形技術來提高精度。這兩個重要過程詳細分析如下：

1)過采樣

運用過采樣技術的轉換器，它的量化誤差會均勻的分布在采樣頻率范圍內，由于噪聲都分布在遠大于奈奎斯特頻率的范圍中，因此奈奎斯特頻率內的噪聲功率就會縮小[5]。因為過采樣拓展了量化誤差頻帶，量化誤差在頻帶內減小，計算公式如下：

式中，Ros為過采樣率，即過采樣轉換器的量化誤差與奈奎斯特轉換器的量化誤差之比值。

2)噪聲整形

由上述討論可知，應用過采樣技術可以有效減小量化誤差，但是不可能會無限制地增加Ros，因此還需應用噪聲整形技術。過采樣技術的基本思想是通過拓展頻譜將帶內的誤差噪聲“稀釋”[6]，而噪聲整形是把帶內的噪聲誤差移到高頻范圍內。

3 Σ-Δ調制器主要電路設計

3.1 全差分放大器

選擇合適的放大器才能滿足積分器的需求，因為放大器對積分器的性能影響較大。放大器全部采用全差分結構，這種結構能夠有效地減小各種噪聲并增大輸出電壓擺幅。通過對傳統放大器進行改良，此處設計一款性能更好的全差分放大器，它主要放大電路是采用OTA結構，如圖3所示。

圖3 放大器中的OTA部分

圖中，兩個輸入端為N型溝道輸入對管，N型溝道比P型溝道輸入管的運放增益大；頻率響應的主極點在輸出端兩個PMOS管的漏端，非主極點在這兩個管子的源端。OTA結構的前后分別連接應用了gain-boost原理的電路，以此來提升放大器的輸出阻抗，從而提升放大電路的增益。在高增益的情況下，電路輸出的共模電平對器件失配很敏感，所以在電路的最后增加了共模反饋網絡CMFB來保證負載管的輸出共模電壓能夠盡量保持在理想的VCM電平上。采用這一方法進行設計，不僅提高了放大器的增益、穩定了共模信號，還能降低功耗。

在常溫27℃，電源電壓1.8V的條件下，對此改良后的放大器進行AC交流仿真，得到的頻率特性如圖4所示。

圖4 放大電路頻率特性

從圖中可以看出放大器的增益帶寬積（GBW）為1.356MHz；增益降到0dB時，對應的相位值約為70.3，因此該放大電路的相位穩定裕度約為109.7。

3.2 量化器

一位量化器就相當于一個比較器，多位量化器則用flash型ADC來充當量化器[7]。量化器的位數直接決定了DAC的位數，位數太高會使DAC的線性度變差，并且會加重模數轉換器中對模擬部分設計的負擔。

根據全差分電路的特點，先將比較器的正負輸入端分別與積分器的正負輸出端連接，然后對全差分輸出信號進行比較后再輸出數字信號。考慮到ΣΔ型ADC的結構需求，此處只討論一位量化器，設計電路如圖5所示。它是一種再生比較器結構，其中負載MOS管采用交叉耦合的連接方式能夠使輸出信號很快達到所需電平。輸入管和負載管之間用時鐘來控制通路的導通和關閉，輸出端連接反相器來對電平進行調整。

圖5 一位量化器設計電路

在常溫27℃、電源電壓為3 V的情況下，對V+端加以2V電壓，再對比較器進行仿真，得到如圖6所示的實驗結果。

圖6 比較器仿真結果

從圖中可以看出，當V-端電壓上升到大于2V，即超過V+端電壓之時，輸出端將從高電平轉變為低電平。

3.3 D觸發器

調制器除了內部的模擬電路外，還需要在輸出端連接觸發器，以便和之后的數字部分相連接[8]。D觸發器的電路結構及仿真結果如圖7、圖8所示。從圖8中可以看出，當時鐘上升沿到來時，D觸發器的輸出跟上升沿到來之前的D端狀態相同。

圖7 D觸發器電路結構

圖8 D觸發器仿真結果

3.4 一位DAC

除差分器、一位量化器、D觸發器之外，調制器的反饋回路還與一位DAC相連。它由開關組成，作用是將從量化器的輸出反饋回來的信號轉換為模擬信號，通過將此信號與模擬輸入端的信號進行比較，選擇出合適的參考電壓。一位DAC因為結構簡單，也可以通過數字電路設計出來。

4 調制器的整體仿真

以12位Σ-Δ型ADC為例，采用上述結構進行電路模型仿真，得出的仿真電路結構圖如圖9所示。可見，在由全差分放大器構成的積分器的輸出端為正值的時鐘周期內，D觸發器的輸出通過反饋向積分器的反向輸入端提供正電荷，進而使得積分器的輸出電壓下降。反之，積分器的輸出電壓小于0時，積分器的輸出電壓上升。

圖9 調制器仿真電路

在積分器的同相輸入端和反向輸入端之間加入輸入信號，即在電路圖中運算放大器的兩個輸入端之間加入一個幅值為1.8V、頻率為50kHz的正弦信號電壓源。當輸入信號為交流信號時，得到積分器的VO1、VO2輸出端和D觸發器Q輸出端的仿真結果如圖10所示。

圖10 正弦輸入時輸出結果

為了更便于進行傅里葉運算，采樣點通常會選擇2N個，所以在12位Σ-Δ型ADC中采樣點選取了4096個。當輸入為正弦信號時，仿真輸出波形如圖10所示。可以發現此時無法通過直接觀察仿真結果來評價轉換器性能好壞，若要利用tran仿真結果來判定轉換器的性能還要借助calculator中的“dft”函數，對輸出數據進行函數處理。

D觸發器的Q輸出端在經過“dft”函數處理后的局部功率譜如圖11所示。從圖中可以清楚看出sigma-delta型ADC的噪聲存在整形特性。

圖11 輸出結果的功率譜

5 結束語

Σ-Δ型ADC的模擬部分雖然比其他類型ADC的模擬部分有所簡化，但其對轉換器精度提升方面來說是非常重要的。在對原有的Σ-Δ型調制器理論基礎上加以創新，設計出了高增益全差分電路以及性能更好的量化器，并且對調制器進行整體仿真。從仿真結果中可以看出其表現符合預期，完全適用于高精度ADC的研究。