基于實時頻譜分析的便攜式射頻通信干擾器設計

翟建龍，郭全全，婁貴鑫，李鵬月

(1.中國人民武裝警察部隊研究院，北京 100012；2.天津锘華儀器科技有限公司，天津 300309)

0 引言

隨著通信技術的快速發展，未來戰爭已經演變成一種電子對抗的戰爭。在電子對抗中，為了防止電子干擾，跳頻通信技術憑借其優秀的抗干擾、低截獲率、抗衰落等優點，被廣泛的應用[1-8]。如何快速簡便識別并干擾高速跳頻信號成為了電子對抗的關鍵點。

電子干擾按照干擾生成的方式分為有源電子干擾以及無源電子干擾[9]：有源電子干擾是通過發射或傳遞某種特定形式的電磁波，擾亂或者破壞使敵方的電子設備以及電子系統。干擾信號的功率、載頻和干擾樣式是根據被干擾的電子設備的類型、技術體制、工作頻率等進行選擇的。無源電子干擾是用一些本身不能發射電磁波的器材，例如反射器、箔條或電波吸收體等，將敵方電子設備發射的電磁波反射或吸收掉，削弱或破壞其效能[10]。在通信干擾中，有源電子干擾因其主動性和靈活性被廣泛應用。

目前通信干擾器產品大部分采有源電子干擾技術，并被廣泛應用于電子對抗領域[11-12]，干擾器通過識別敵方無線通信的頻點，來對其施加干擾電磁波使敵方通信系統癱瘓或短暫的失效，從而實現電子干擾的目的[13]。傳統的干擾器大都采用獨立的儀器設備通過系統集成來實現，具有系統復雜、體積大、功耗高等缺點，無法實現快速布設，不具備機動性和靈活性，無法適應當今局部小范圍沖突和反恐、防暴的需要[14]。基于以上現狀和需求，有必要設計一種模塊化、小型化的便攜式射頻通信干擾器，以滿足各種軍用與警用情境下的快速對抗需要。

文中提出了一種基于實時頻譜分析和實時信號合成的模塊化、小型化、便攜式的射頻通信干擾器的設計方法，并成功研制出干擾器樣機，已被應用在某部隊的通信訓練中。

1 系統結構及原理

文中所設計的射頻通信干擾器是基于現場可編程門陣列中間層板卡(FMC，FPGA mezzanine card)接口擴展的虛擬儀器(FXI，FMC extended instrument)規范進行設計的。FXI是一種模塊化儀器設計規范，該規范在FMC信號定義的基礎上，針對虛擬儀器領域的應用定義了FXI模塊的結構尺寸和FXI接口的專有信號組。由于借鑒了FMC的模塊化思想，該種設計提高了虛擬儀器模塊的功能密度，從而時基于FXI規范設計出的射頻通信干擾器具備便攜性、模塊化和輕量化的特點。文中射頻通信干擾器主機結構為加固筆記本形式，單屏設備總重量不超過6公斤。另外在實際使用中，可針對短波通信、超短波通信和微波通信擴展不同的模塊，來實現對短波、超短波和微波通信的干擾。

文中射頻通信干擾器主要由主機、天線和功率放大器組成，如圖1所示。其中主機為一臺三屏加固筆記本，由偵測和干擾兩部分組成，偵測和干擾組件分別位于設備的兩側。偵測部分的外圍組件為多個接收天線，用于在短波、超短波和微波頻段進行循環監測，發現頻段內的頻率使用情況。發送部分的外圍組件由功放及發射天線組成，由主機產生的干擾信號經過功率放大器進行放大，然后通過發射天線發送出去，對跟蹤到的信號進行干擾。

圖1 射頻通信干擾器組成

射頻通信干擾器實物布設圖如圖2所示。

圖2 射頻通信干擾器布設圖

2 設計方案

射頻通信干擾器內部同時集成頻譜儀和射頻信號發生器，頻譜儀和射頻信號發生器通過FXI信號組緊密耦合，可實現對跳頻信號的快速跟蹤，從而實現對快速跳頻信號的無縫跟蹤干擾。

通常跳頻信號的干擾有瞄準式、阻塞式和跟蹤式等不同形式[16-21]。瞄準式干擾也叫單頻干擾，是指干擾信號的中心頻率與被干擾信號的頻率重合，或干擾信號和被干擾信號頻譜寬度基本一致。瞄準式干擾的頻譜較窄，干擾功率相對比較集中，所有能量全部用來壓制敵方的某一通訊信號，功率利用率高，干擾效果好[22]。但是此種干擾方式要求干擾信號與被干擾信號有較高的頻率重合度，從而對干擾器的性能提出了較高要求，而且要有引導干擾頻率的偵察部分。瞄準式干擾通常用來壓制對方重要的指揮性通信。阻塞式干擾是一種寬頻帶干擾，它可以對某一頻段內的全部信號進行干擾。其較寬的干擾信號頻譜，通常能覆蓋被干擾無線設備的整個工作頻段，同時對該頻段內的所有通信信號進行壓制，因此，也叫多頻干擾。這種干擾無需頻率重合，也無需引導干擾的偵察設備，相對比較簡單[23]。通常用于壓制地方戰術分隊的無線電通信。跟蹤式干擾通常是先對截獲的信號進行分選、分析，確定要干擾的對象，引導干擾器發射出瞄準式干擾。此干擾方式對跳頻通信產生的威脅很大，這就需要通信方能以盡可能高的速率進行跳頻，以減少干擾方在每跳上的干擾時間百分比[24]。

文中所設計的射頻通信干擾器可實現瞄準式、阻塞式和跟蹤式三種干擾方式，其中瞄準式干擾和阻塞式干擾不需要頻譜儀模塊跟蹤被干擾信號，而跟蹤式干擾需要頻譜儀模塊來跟蹤被干擾信號。針對瞄準式干擾，信號發生器模塊在設定的頻率點上產生指定模式的干擾信號；針對阻塞式干擾，信號發生器模塊在兩個頻率點之間的頻帶內施加寬頻帶干擾信號。在跟蹤干擾過程中，頻譜儀需要實時跟蹤被干擾信號的頻頻信號，并引導信號發生器在所跟蹤的頻率點上施加干擾信號。

2.1 系統框圖

射頻通信干擾器主機內部由載板和子板構成，系統框圖如圖3所示。載板上設計有大規模現場可編程門陣列(FPGA,field programmable gate array)、高速模數轉換器(ADC，analog to digital converter)和高速數模轉換器(DAC,digital to analog converter)。大規模FPGA用以通過快速傅里葉變換(FFT,fast fouriertransform)算法來跟蹤射頻信號，并通過反向快速傅里葉逆變換(IFFT，inverse fast fouriertransform)算法來合成各種模式的射頻干擾信號，ADC用以采集頻譜儀子板傳送過來的模擬基帶信號，DAC用以合成各種模式的基帶干擾信號。頻譜儀子板用以實現射頻信號下變頻，將射頻信號變換到DC～40 MHz的基帶信號，并將基帶信號送至載板上的高速ADC。射頻信號發生器子板用以實現射頻信號上變頻，將DAC輸出的DC～40 MHz的基帶干擾信號變換到指定頻點上。

圖3 干擾器硬件功能框圖

2.2 FXI信號組

在文中射頻通信干擾器的設計中，用到的FXI信號組定義如表1～表3所示。

表1 高帶寬模擬量輸入接口

表2 高帶寬模擬量輸出接口

表3 SPI接口信號

參考表1～3，載板上的ADC對FXI連接器上的兩路高帶寬模擬量輸入信號采樣，將采樣數據送至FPGA，通過FPGA的算法邏輯對ADC的兩路模擬量采樣數據作時域或頻域分析。載板上的DAC合成兩路高帶寬模擬量信號并送至FXI連接器，由射頻信號發生器子板進行上變頻，將基帶信號加載到射頻載波上。FXI連接器上的串口外設接口(SPI，serial peripheral interface)信號組用以配置頻譜儀子板和信號發生器子板中的自動增益控制(AGC，automatic gain control)和可變增益控制(VGC,variablegain control)的工作參數。

3 系統硬件設計

3.1 系統硬件功能框圖

射頻通信干擾器硬件設計功能如圖4所示。

3.2 載板設計

3.2.1 設計說明

圖4中，射頻通信干擾器載板采用基于X86系列處理器的計算機模塊標準(COM-E，computer-on-module express)設計，在載板上集成2片大容量FPGA芯片、4片高速ADC和4片高速DAC。COM-E模塊通過PCIe總線來控制FPGA、訪問FPGA內部資源。FPGA通過低壓差分信號(LVDS，low voltage differential signaling)接口連接ADC和DAC芯片，并通過串行外設接口(SPI，serial peripheral interface)總線來配置ADC和DAC。

載板上設計有3個低引腳數(LPC，low pin count)的FMC連接器和一個高引腳數(HPC，high pin count)的FMC連接器，每個FMC連接器可通過堆疊設計，連接兩個FXI板卡。在設計中，每個FMC連接器上連接一個頻譜儀模塊和一個信號發生器模塊，從而實現對40 MHz帶寬的射頻信號的干擾，4個模塊總共實現對160 MHz射頻信號的實時干擾。

3.2.2 COM_E模塊

COM-E是一種集成度高并且結構緊湊的模塊計算機，可以像集成電路組件一樣用于設計和應用。每個COM-E模塊都集成了核心CPU和內部存儲功能、通用輸入輸出(I/O，input/output)、USB、音頻、圖形以及以太網等。COM-E采用基于夾層的方法，所有I/O信號都映射到模塊底部的兩個高密度、薄型連接器[25]。COM_E標準基于最新的總線技術，可以將傳統通信接口與現在流行的LVDS接口平滑連接，可適用于當前大部分高性能處理器，同時它也提供了傳統總線技術到當今最新總線技術的過渡和兼容。

文中設計選用的COM_E模塊為施耐基科技的SNJ-C567型模塊，該模塊可提供1個千兆以太網接口、5個USB3.0、8個USB2.0接口、2個TTL串口、4路PCIe、2個SATA 接口，可滿足硬件設計需求，并且其尺寸僅為84 mm*62 mm，節省了整體空間。

3.2.3 FPGA選型

在文章所述設計中，選用賽靈思公司(XILINX)的K7系列高性能FPGA，型號為XC7K325T。此系列 FPGA集成了豐富的可編程資源，功能強大、并能夠靈活組合配置的，用于實現輸入輸出接口、通用數字邏輯、存儲器、數字信號處理、時鐘管理等多種功能，并且提供了強大的布線資源與專用時鐘，適用于復雜、高速的數字邏輯電路的設計實現，在通訊、信息處理、工業控制、數據中心、儀表測量、醫療儀器、人工智能、自動駕駛等領域可廣泛應用[26]。XC7K325T產品包含可用于實現常規數字邏輯和分布式運行內存(RAM，random access memory)的可配置邏輯模塊(CLB，configurable logic block)。設備中內部CPU與FPGA的數據通信采用FPGA內嵌的“PCI Express Endpoint”模塊，支持PCI Express 1/2/4/8Lane，符合PCI Expressv1.1/2.0標準，每個Lane的傳輸速率是2.5 Gbps。FPGA與ADC和DAC等器件之間I/O接口的標準有LVDS與低壓互補金屬氧化物半導體電平標準(LVCMOS，low voltage complementary metal oxide semiconductor)。外部晶振產生200 MHz系統時鐘信號并被引入到FPGA的專用引腳。此外，還包含Block RAM、數字信號處理器(DSP，digital signal processor)、混合模式時鐘管理器(MMCM，mixed-mode clock manager)、千兆收發器(GTX，gigabit transceiver)等可編程模塊，可以方便地實現各類特定應用。

3.2.4 模數轉換器ADC

在文章所述設計中，選用亞德諾半導體公司(ADI，analog devices)的AD9643作為模數轉換器，AD9643是一款雙通道、14位模數轉換器(ADC)，其最高采樣速率可達250 MSPS的，具有尺寸小、功耗低、帶寬寬、多功能通信應用的特點。這款ADC采用多級、差分流水線架構，內部集成了輸出糾錯邏輯。AD9643均具有寬帶寬輸入，支持額定范圍內可選的不同輸入范圍。其集成的占空比穩定器可用來補償ADC時鐘占空比的波動，使得轉換器始終保持優秀的性能。ADC輸出數據直接路由至兩個外部14位LVDS輸出端口，格式化為交錯式或通道復用式。芯片專用差分輸入可在高達400 MHz的輸入頻率下保持優良的信噪比性能。其芯片內部設置與控制編程利用三線式SPI兼容型串行接口與FPGA連接來完成，且可通過SYNC引腳輸入允許多個設備同步。AD9643采用64引腳LFCSP封裝，額定溫度范圍為-40～+85 ℃工業溫度。

3.2.5 數模轉換器 DAC

在文章所述設計中，選用亞德諾半導體公司的AD9746作為數模轉換器，AD9746是一款具有10/12/14/16位分辨率的高動態范圍的雙口DAC，采樣率高達250 MHz。其可直接轉換傳輸應用的特定功能，包括增益和偏移補償，可以與模擬正交調制器(MAX2829)無縫連接。與AD9643類似，其串行的外部接口SPI端口可控制芯片內部設置與邏輯。此芯片還具有低噪聲和互調失真(IMD，inter modulation distortion)專用開關輸出，增強動態性能和可編程電流輸出和雙輔助DAC的特點可以實現高質量的寬帶信號合成。

3.3 頻譜儀和射頻信號發生器接口模塊設計

3.3.1 頻譜儀接口模塊設計

頻譜儀接口模塊功能如圖5所示，射頻輸入信號先通過低噪聲放大器(LNA，low noise amplifier)放大，然后進行自動增益控制(AGC，automatic gain control)，穩定信號強度。調理后的信號經過下變頻網絡，同互為正交的本振信號相乘后，進入低通濾波器(LPF，low pass filter)，濾除高頻分量，產生基帶的I分量和Q分量，送至載板上的高速ADC，由ADC采樣后，送至FPGA中的FFT模塊，進行信號的頻譜分析。

圖5中的本振信號源由FPGA控制，頻率在100 kHz～6 GHz內連續可調。

圖5 頻譜儀接口模塊功能框圖

3.3.2 射頻信號發生器接口模塊設計

射頻信號發生器接口模塊功能如圖6所示，DAC輸出的兩路互為正交的基帶信號I和Q經過LPFl濾波后同相位相差90°的本振信號相乘，再經由加法器上變頻至設定的頻點。上變頻后的射頻信號經由可調增益放大器調理后送至功率放大器輸出至發射天線。

圖6 射頻信號發生器接口模塊功能框圖

3.3.3 芯片選型

文中所述設計中采用的MAX2829是一款單芯片射頻收發器芯片，專為正交頻分多路復用技術(OFDM，orthogonal frequency division multiplexing)802.11無線局域網(WLAN，wireless local area network)應用設計。MAX2829用于雙頻802.11a/g應用，覆蓋2.4～2.5 GHz以及4.9～5.875 GHz全波段范圍。該芯片包括了實現無線射頻(RF，radio frequency)收發功能所需要的全部電路，提供完全集成的接收通道、發送通道、壓控振蕩(VCO，voltage controlled oscillation)、頻率合成器以及基帶/控制接口。文中干擾器RF前端方案整體電路除MAX2829還加入了功率放大器(PA，power amplifier)、RF 開關、RF帶通濾波器(BPF，bandpass filter)、RF非平衡變壓器(balun)以及少量的無源器件，最終實現射頻信號的收發。

此芯片在接收器/發送器內集成了濾波器,無需外部聲表波(SAW，surface acoustic wave)SAW濾波器。基帶濾波器和Rx/Tx信號通道經過優化，可滿足802.11a/g IEEE標準，覆蓋全范圍的數據速率要求(OFDM的6 Mbps、9 Mbps、12 Mbps、18 Mbps、24 Mbps、36 Mbps、48 Mbps和54 Mbps；補碼鍵控(CCK，complementary code keying)/直接序列擴頻(DSSS，direct sequence spread spectrum)的1 Mbps、2 Mbps、5.5 Mbps和11 Mbps)，靈敏度比802.11 a/g標準提高10 dB。MAX2829收發器采用小尺寸、56引腳、具有裸露焊盤的薄型QFN封裝。

3.4 算法設計

3.4.1 功能邏輯框圖

干擾器控制及算法如圖7所示，信號的頻譜分析和干擾信號的合成均在FPGA中采用硬件邏輯實現，從而確保信號跟蹤和干擾信號合成的實時性。頻譜分析采用512點4基的FFT算法實現，信號合成采用512點4基的IFFT算法實現。頻譜分析模塊輸出至控制邏輯，由控制邏輯根據頻譜分析的結果來控制信號發生模塊合成干擾信號。控制邏輯由軟件通過主機接口控制，來設定干擾信號的模式。

圖7 干擾器控制及算法框圖

3.4.2 算法實現

512點的離散傅里葉變換表示為下式：

(1)

將上式中的求和項以8為間隔，分為8組，每組64點，重新組合后，上式等價為：

(2)

又變換為：

(3)

參見式(3)，在做512點傅里葉變換前，先將其轉換為8組64點的傅里葉變換，其邏輯實現如圖8所示。

圖8 512點FFT功能框圖

FFT512和IFFT512可在256個時鐘周期內完成512個諧波的分析和512個諧波的合成。圖9為FFT512算法仿真結果，di與dr模擬的是ADC采集的時域輸入基帶信號，doi與dor模擬的是經過如圖6所示算法變換后輸出的頻域信號。由圖7信息可知，在采用256 M時鐘采樣時每一次采樣與信號識別時間在2.5 μs以內，干擾信號的注入與合成時間也在2.5 μs以內，因此整體可在5 μs以內完成射頻信號的跟蹤和干擾信號的合成，從而實現最大10萬次/秒的跳頻信號的跟蹤和干擾。

圖9 FFT512算法仿真結果

4 系統軟件設計

文中設計的射頻通信干擾器的軟件采用Visual C++語言開發，由于干擾器的算法和控制邏輯均在FPGA中通過硬件邏輯實現，所以干擾器的軟件設計主要為人機交互界面，一方面用于干擾器工作過程中的工作參數設置，另一方面用于射頻信號的監測和顯示。

4.1 軟件設計流程

在設計實現上，射頻通信干擾器軟件由上位機軟件、驅動軟件兩部分組成，其設計實現基本思路如圖10所示。上位機軟件由頻譜跟蹤軟件、瀑布圖軟件、干擾器控制軟件三部分構成，主要實現干擾器跟蹤數據的曲線顯示、干擾器跟蹤頻點抑制后的情況顯示、頻段內頻點信號強度的顯示，以及通過界面對干擾器設備的啟停、干擾類型、干擾種類的控制。驅動層軟件主要完成與干擾器硬件的交互，完成干擾器命令和數據的轉發傳遞。

圖10 干擾器軟件設計實現

4.2 系統設置界面

射頻通信干擾器系統設置界面如圖11所示，系統配置界面由以下幾個功能區域組成，可對干擾器設備的啟停、干擾模式、干擾方式等的控制。

4.1.1 系統控制按鍵

用于打開/關閉頻譜儀、功率放大器，波形起止、系統屏幕顯示。

4.1.2 參數設置區域

1)頻率設置：

(1)起始和終止頻率：可手動改變起始和終止頻率；

(2)中心頻率和帶寬：可手動改變中心頻率和帶寬；

(3)分屏頻率：可以手動改變分屏的頻率值。

2)閾值設置區域：

(1)信號電平閾值：可更改信號電平閾值；

(2)頻率跳變閾值：可更改頻率跳變閾值。

3)靈敏度設置區域：

點擊“高”、“中”、“低”根據需要進行靈敏度設置。

4)采樣模式設置區域:

(1)點擊“最大值”，可出現干擾器工作期間的各段頻率對應幅值的最大值；

(2)點擊“最小值”，可出現干擾器工作期間的各段頻率對應幅值的最小值；

(3)點擊“平均值”，可出現干擾器工作期間的各段頻率對應幅值的平均值。

5)干擾模式設置區域:

干擾模式調節點擊“單音干擾”、“多音干擾”、“白噪聲干擾”。

6)干擾方式:

(1)手動干擾：選擇“手動”，輸入目標干擾頻率即可；

(2)自動干擾：雙擊屏幕目標干擾頻率即可。

4.3 信號監測界面

圖12為射頻通信干擾器信號監測界面，信號監測界面由上到下分為控制按鈕和數值信息顯示區域、頻譜瀑布圖顯示區域、頻譜曲線顯示區域三部分，用戶可直觀地通過數值、顏色、曲線等不同形式觀察頻譜信號的情況，可以實現干擾器跟蹤數據的曲線顯示、干擾器跟蹤頻點抑制后的情況顯示、頻段內頻點信號強度的顯示等。

圖12 射頻信號跟蹤/干擾界面

信號監測界面主要包含以下控制按鍵：

1)頻標X1按鈕：打開頻標X1會顯示一條垂直虛線，在圖表右上角會顯示頻標X1的位置信息，與X2配合可以測量一段波形的頻率大小，數值顯示在右上角。

2)頻標X2按鈕：打開頻標X2會顯示一條垂直虛線，在圖表右上角會顯示頻標X2的位置信息，與X1配合可以測量一段波形的頻率大小，數值顯示在右上角。

3)頻標Y1按鈕：打開頻標Y1會顯示一條水平虛線，在圖表右上角會顯示頻標Y1的位置信息，與Y2配合可以測量一段波形的信號強度大小，數值顯示在右上角。

4)頻標Y2按鈕：打開頻標Y2會顯示一條水平虛線，在圖表右上角會顯示頻標Y2的位置信息，與Y1配合可以測量一段波形的信號強度大小，數值顯示在右上角。

5 實驗結果與分析

在室溫環境下，通過使用雙通道寬帶功率計、頻率計數器、衰減器、頻譜分析儀等測試設備對射頻通信干擾器輸出的短波信號各項參數指標進行實際測量，以驗證設備性能。

測量結果如表4～8所示。

表4 頻率準確度

表5 輸出功率

表6 輸出功率穩定度@5分鐘

表7 輸出頻率穩定度@5分鐘

表8 干擾信號諧波

測試數據表明，文中所設計的射頻通信干擾器的各項技術指標可滿足實際使用要求。

6 結束語

本文所設計的射頻通信干擾器主要用于電子對抗中對短波、超短波和射頻微波信號的干擾。該干擾器采用FXI規范，實現了模塊化、小型化和輕量化的設計，且符合單兵便攜式使用要求。經過測試，所設計的射頻通信干擾器的各項指標滿使用足要求，并已應用于某部隊通信訓練中，并可進一步推廣至電子對抗、無人機干擾等技術領域。