數字電路信號傳輸抗干擾技術探究

喬月音

(貴州食品工程職業學院，貴州 貴陽 550008)

0 引言

數字電路是一種運行電路，主要是利用半導體技術集成各部分元件后形成電子設備。數字電路傳輸信息是利用數字信號實現的，具備邏輯處理以及運算的功能。數字電路因為具有集成度高的特征，促使其在采集、傳輸和采集等環節都會受到電磁環境、內部元件與外界因素的影響，從而形成畸變信號，使信號傳輸的精準度下降。在設計電子設備的過程中，數字電路的運用頻率非常高，給電子設備的正常、穩定運行提供有力保障。若要優化數字電路的抗干擾性能，就需要阻斷干擾傳播路徑、抑制干擾源和優化元件抗干擾性能。

1 數字電路通信中常見的抗干擾技術

1.1 調頻技術

調頻技術是一種相對較為成熟的常見抗干擾技術，主要用于民用。民用的運用量以及頻次都很大，所以需要有較穩定的抗干擾技術支撐。調頻技術的主要核心是結合有關的規律進行反復跳變來完成抗干擾，其具備靈活多變的特征。一般情況下，數字電路通信系統的工作性能能夠通過利用對其調速進行直接觀察判斷。通信系統的抗干擾能力越強調速就越快，反之，抗干擾能力越弱調速就越慢[1]。

1.2 擴頻技術

擴頻技術的作用主要是將數字電路通信中傳輸與接收的信號通過一種隱藏性模式附在噪聲中。在實際運用中，直接序列擴頻技術是一種最常見的方式。利用這樣的方式能夠將干擾有效的控制到最小甚至徹底消除，使人們在實際應用期間可以獲得理想、優質的通信體驗，并廣泛應用于日常生產和生活中。

1.3 混合技術

混合技術主要是混合各種抗干擾技術后形成的，其運用諸多種類的抗干擾技術，將它們進行組合并最大限度呈現其各自的優勢，拋棄這些技術的不足，混合形成的一項技術。雖然利用混合技術比單一使用抗干擾技術的成本高且更加復雜，但該技術把各種抗干擾技術進行充分結合、綜合運用，在很大程度上提升了數字電路通信的抗干擾能力。不管是通信質量還是對抗諸多干擾因素方面，都具有顯著的促進作用。雖然使用混合抗干擾技術在短時間內增加了管理、人工以及設備方面的投入成本，但從長遠發展的角度看，此項技術的分攤成本較低，使用比較經濟。

2 數字電路通信中干擾形成的基本要素

在對數字電路通信如何抗干擾的研究中，相關人員應首先明確導致數字電路通信中出現干擾的主要原因，其主要因素分為干擾源、傳播途徑和信號敏感器件3種，具體內容如下。

2.1 干擾源

干擾源主要是那些極易造成干擾的電子設備、元件和信號，是指在高頻器件和電路中，部分設備的電流以及電壓時常出現突發性變化，這樣du/dt，di/dt都特別高，極易干擾其他電子元件，致使出現運行差錯。在電子信息技術飛速發展和智能終端全面普及的形勢下，日常工作和生活中很多電子設備都可能會干擾各種數字電路信號的傳輸，甚至會對數字電路信號的邏輯電平產生直接影響，導致傳輸數字電路信號期間出現邏輯誤差。經常出現的干擾源包括雷電、繼電器、運行電機以及高頻時鐘等。

2.2 傳播路徑

傳播路徑是導致干擾源的信號在傳輸過程中容易受到干擾的敏感元件中的傳輸媒介，一般干擾信號傳輸的路徑主要有磁空間輻射以及導線。通常情況下，傳輸數字電路信號的路徑越長，遭到干擾的概率越大，這些干擾可能會直接阻斷數字電路信號的傳播路徑，還可能導致數字信號出現邏輯錯誤，致使數字電路的信號傳輸穩定性與效率降低。

2.3 信號敏感器件

敏感器件也是干擾信號傳輸的主要因素。電子設備中含有很多的敏感器件，在數字電路中這些器件起到轉換、采集信息數據等作用，是數字電路中至關重要的構成內容，比如弱信號放大器和數字模擬量變換器等。雖然這些敏感器件能夠在很大程度上加強數字信號傳輸的精確度，提升電子設施的傳輸性能，但因為自身的敏感度也導致其抗干擾能力大大下降，致使設備的整體穩定性降低[2]。

3 數字信號傳輸中的屏蔽技術與雙絞線傳輸

3.1 屏蔽技術

在傳輸數字信號的過程中，此項技術主要是在屏蔽體中把電場、耦合與空間磁場的電磁場進行分割，以此對空間耦合通道進行分離。在這一過程當中，高效、良好的屏蔽和接地，不但能夠切實有效地降低耦合噪聲，還能夠獲得較為理想的抗干擾效果。屏蔽方式具體為：把電阻性能較低的材料當做傳輸數字信號中的屏蔽體，把需要分割的位置進行包圍，分割區域除了極易受到干擾的部分，還可以是干擾源。這不僅防止被分割區域受到外來因素干擾，還避免了隔離區域再次干擾外界。

3.1.1 電場屏蔽

根據電學基礎理論進行分析，促使所有形態的導體進入電場，都可以使電力線垂直于導體表面，同時不穿過導體，所以放置于空腔中的所有物體均不會遭受外界因素的干擾。這樣的情況也叫做靜電型屏蔽。利用該特征，不但能夠避免電子信號和有關設備的導線傳輸，還能夠防止其受到干擾。然而，倘若導體并沒接地，進到空腔中就會變成等電勢，其值也會跟著電場的變化而改變。這個時候，倘若把導體接地，空腔中的電勢就不會出現變化，設備電場也不會影響到外界。

3.1.2 電磁場屏蔽

在傳輸數字信號的過程中，屏蔽電磁場往往用于防止電磁場干擾電路。根據基礎理論，電磁場變化的頻次越高其輻射就越強。所以，在屏蔽電磁場數字信號的時候，不只涉及了屏蔽輻射干擾，還包括屏蔽感應。

3.2 金屬屏蔽線與雙絞線的應用

3.2.1 雙絞線抗干擾

在控制雙絞線磁場感應的時候，因為鄰近回路一直處于相同導線，噪聲和電流相等，同時表現出相反狀態，互相抵消。具體而言，導線長度一樣，特性阻抗的輸入和輸出一樣時，就可以實現最理想的噪聲控制效果。倘若擰合信號的輸出線和返回線，噪聲控制和擰絞節距就會呈現正比例狀態。在具體運用過程中，因為諸多因素的干擾，兩條導線是絕對不可能完全一樣的，經常因為阻抗的不同，促使感應噪聲存留于信號傳輸中。

3.2.2 屏蔽線抗干擾原理

在實際應用屏蔽線的過程中，因為屏蔽層與導線之間分布了電容，在屏蔽外層的時候，就需要進行接地，不然就會導致通過屏蔽層和電容分布在導線中置入干擾。在這一環節中，通常使用的屏蔽接地方式為屏蔽層一端接地的方法，從而對兩端接地干擾電阻壓降的情況進行控制；屏蔽線不但可以積極有效的抑制靜電干擾，還不會影響到電磁感應。

4 數字電路抗干擾常用措施

在確定數字電路傳輸干擾的主要因素后，就能夠在此基礎上探究抗干擾措施，以此獲得良好的抗干擾效果，保證信號傳輸的質量。在設計過程中，需要注重布置元器件和布線規則，選擇使用具有很強抑制力的元器件；在傳輸途徑方面，添加相應的濾波裝置，在設計軟件方面與能夠通過相關措施來提高抗干擾性能，加強數字電路的運行效果和品質。

4.1 抑制干擾源

在實際設計數字電路抗干擾技術的過程中，需要首先對干擾源這一因素進行考慮。具體而言，就是盡量降低電壓電流突然改變的概率，通過各種切實可行的措施來減小du/dt及di/dt。在這一過程中，要想減小du/dt，能夠嘗試在出現干擾的元件回路兩端放置適當的電容，倘若要想減小du/dt，就應并聯適當的電阻和電感。在設計電路過程中通常使用的抗干擾方式主要包括以下幾點：(1)能夠把續流二極管元件和繼電器線圈兩側進行并聯，同時設置火花控制電路，這樣在切斷繼電器的時候，能夠很好地抑制出現的反電動勢干擾，要想積極有效的保證繼電器在規定時間中不改變動作頻次，就應添加穩壓二極管，從而更好地改善其滯后性。(2)設計科學高效的濾波電路，將高次諧波干擾進行濾除，這對于電機運行電路具有非常關鍵的作用。(3)布置電路線過程中要想有效抑制高頻干擾，就應盡可能防止垂直走線。(4)將RC抑制電路和可控硅電路進行并聯，能夠在一定程度上降低干擾噪聲。

4.2 切斷干擾傳播路徑

一般情況下，干擾傳播路徑主要是端口和導線傳輸的傳導干擾，或是空間傳輸的電磁輻射干擾，可以結合以上兩種干擾傳播形式進行有效抑制。通常在設計單片機電路的過程中，比較常見的干擾源是電源。這是干擾整個單片機設計最強的干擾源，時常利用電源回路中加入二階濾波電路的方式對電源干擾進行抑制。在單片機I/O接口對電機類外設進行直接控制的時候，經常要利用隔離器和加入門電路或者光耦等方式對噪聲源進行隔離。最好保證數字電路中的大功率器件單獨接地，通知放置于電路板邊緣，能夠有效避免其干擾別的元件。在數字電路的主要位置，比如電源連接口應加設抗干擾器件，電源濾波器等加強電路的抗干擾性能[3]。

4.3 提高元器件的抗干擾性能

(1)在設計數字電路的過程中，應盡可能選取噪聲容限較高的元器件。與TTL集成電路相比，CM0S集成電路具備更好的抗干擾性能，因此應盡量選取具備相應抗干擾性能的元器件。(2)應對電路負載量進行科學控制。這主要是由于負載量超過限制，會致使高電平無法實現要求，使電路容限下降，這種情況下設計的電路極易受到干擾。分布電容也會一定程度上影響電路的抗干擾性能，因此需要確保不需要的電路或是控制端存在適當的電平值。(3)在設計數字電路的過程中，勢必會用到極易受干擾的敏感元件。在設計電路的時候，倘若可以適當處理這些元件，例如，在設計敏感元件回路時，盡量減小回環面積，不僅能夠有效降低感應噪聲，還能夠利用加粗電源回路導線的方式，控制回路損耗，對噪聲進行有效控制。

4.4 電路設計時的抗干擾措施

CMO和TTL電路轉換對數字電路干擾非常大，需要利用科學有效的方式對轉換導致的振蕩進行抑制，有時振蕩會致使誤觸發下級電路，能夠利用下面的方式解決：首先,選取信號值較長的輸入波形，并且盡可能防止微分電路出現脈沖，將其當做觸發信號。其次，通過相應的對策來消除電路不同延遲導致的毛刺，能夠通過同步控制、濾波電路與時間選通電路等方式來治理干擾。(1)濾波法。在干擾源出現毛刺的頻次較高，其脈寬比常規的脈寬信號窄很多，所以能夠通過RC積分電路對毛刺進行消除。(2)時間選通法。利用延遲電路，結合雙向或單相穩定的電路結構來實現時間選通電路，抽樣輸入有價值的波形對毛刺干擾進行消除。(3)同步控制法。同步控制法主要是通過時序同步理論，翻轉電路狀態，通過觸發單個脈沖，能夠很好地控制由于傳輸延遲致使的毛刺干擾。另外，數據DA與DB利用總線驅動器置入數據總線，驅動器對總線信號CB與CA進行控制的方式，加強總線的抗干擾性能。

4.5 印制電路板的合理布線

在設計數字電路的過程中，印刷電路板是至關重要的內容，其抗干擾性能的好壞與電磁兼容性具有密切聯系。在設計PCB的時候，應嚴格循序有關的設計原則，盡量提高電路板的抗干擾性能。第一，確定好所有元器件在電路板中的擺放部位。擺放必須科學，把敏感元件和強干擾源進行分離。第二，設置地線與電源線。在布置地線與電源線線徑的過程中，應適當增加線徑的寬度，控制導線阻抗。在條件許可時，應利用閉環回路并減小回路截面的方式，提升抗噪聲性，使地線信號更加穩定，最后連接信號線。在設計電路板的時，應綜合考慮諸多因素，全方位設計，防止出現顧此失彼的情況。在相同印刷板上，經常出現不一樣的電路，在設計過程中，需相同功能的電路放置于接地線上，促使接地線電流在各個單元回路中流出，降低對其他元件的影響，加強電路的抗噪聲性能[4]。

5 結語

綜上所述，在智能電子設備的持續普及下，日常生產和生活中都越來越離不開電子設備。數字電路利用組合諸多半導體集成器件的方式，呈現出了極高的智能化和集成化特征，但因為集成化程度高，運行期間器件信號極易互相干擾，致使運行結果產生很大的差錯，致使運行誤差，無法達到理想的效能。而防止傳輸數字電路信號期間的干擾因素，當前已經成為確保電子設備穩定運行的重要基礎。干擾數字電路信號的類型與抑制干擾方式有許多。文章主要對傳輸數字電路信號期間的干擾因素進行分析，并在此基礎上結合自身實踐經驗提出相應的抑制干擾技術，希望能夠給有關工作者提供參考依據。