面向靜態(tài)隨機存儲器的靈敏放大器設計

溫芝權 王昉 史順達

蘇州雄立科技有限公司 江蘇 蘇州 215000

引言

現(xiàn)如今，由于靜態(tài)隨機存儲器（SRAM）具備低功耗、高速存儲等優(yōu)良特性，所以在各類電子產(chǎn)品中受到了越來越多技術人員的關注。SRAM的應用領域特別廣泛，尤其是在儀器儀表、圖像識別和聲頻信號處理等代表的高新技術裝備中[1]。在目前應用領域中，SRAM的穩(wěn)定性一直是人們關注的焦點。SRAM的基礎架構是由存儲單位陣列和外層集成電路組成，而存儲單位陣列的結構相對穩(wěn)定，通常由制造技術的技術水準決定，因此，目前的技術發(fā)展主要是通過改進外層集成電路的部分來提高SRAM的穩(wěn)定性[2]。SRAM的外層電路中靈敏放大器是最為關鍵的組成部分，其抗干擾、可靠等特性的好壞將對整體SRAM的功能實現(xiàn)、反應速度以及耗電量等相關方面都產(chǎn)生了巨大的影響。

傳統(tǒng)的靈敏放大器中所用的脈沖產(chǎn)生電路都是由串聯(lián)的反相器所連接組成起來的，而產(chǎn)生出的高電平脈沖的持續(xù)時間又是依靠反相器的延遲時間，因此我們很難精確有效地控制脈沖持續(xù)時間，一旦這個高電平的脈沖持續(xù)時間太長，則會導致大幅度減慢SRAM的有效讀取和寫入[3]；一旦高電平的脈沖持續(xù)時間太過短，則也會導致靈敏放大器將無法精準有效讀取和寫入。

在對當前廣泛使用的常規(guī)的鎖存器型靈敏放大器體系結構特點和缺陷進行了深入的研究之后，給出了一種改進方案，使鎖存器型靈敏放大器內(nèi)部的脈沖產(chǎn)生電路產(chǎn)生脈沖寬度可隨著鎖存器型靈敏放大器的工作狀態(tài)而自行調(diào)節(jié)的控制脈沖。

1 新型靈敏放大器設計

本文主要設計了一種由兩組 PMOS管與 NMOS管串聯(lián)的串聯(lián)支路并聯(lián)連接構成的新型鎖存型放大電路，該鎖存型放大電路系統(tǒng)中的靈敏放大器可以實現(xiàn)讓脈沖產(chǎn)生電路自動控制脈沖寬度的功能[4-5]。在這兩組互相連接的串聯(lián)支路系統(tǒng)中，PMOS管與NMOS管之間的兩個公共點分別由其他兩條傳輸管道連接到兩條位線上，同時還使用了反相器和開關管分別將兩條PMOS管和兩條NMOS管之間的公共點固定到了全局鎖存電路的兩條鎖存線上，并且串聯(lián)分支的末端通過開關管連接地端。這個脈沖產(chǎn)生電路同時包含一個脈沖產(chǎn)生子電路和另外一個脈沖結束判決電路，將脈沖結束判決電路的兩個輸入端分別與兩條鎖存位線進行連接，其兩個脈沖輸出端也分別與脈沖產(chǎn)生子電路的輸入端相連，用以控制脈沖產(chǎn)生子電路的工作狀態(tài)，與此同時，該脈沖結束判決電路的脈沖輸出端與鎖存型放大電路中的開關管的控制端加以連接，實現(xiàn)對鎖存型放大器電路系統(tǒng)的工作狀況的監(jiān)控；當檢測到位線上的低電平時，這個脈沖結束判決系統(tǒng)就會自動產(chǎn)生一個以脈沖結束的3控制輸出指令，從而中斷鎖存型放大電路的正常工作[6]。

以上所述的方法說明，脈沖產(chǎn)生電路可以通過使用一個脈沖產(chǎn)生子電路和一個脈沖結束判決電路來實現(xiàn)。脈沖結束判決電路可用來實現(xiàn)通過測量SRAM鎖存器全局位線上的脈沖電壓信號來實時判斷當前SRAM中存儲器的讀/寫轉換工作是否都已經(jīng)完成的效果。若在鎖存器位線上所測得的電壓都是低電平，輸出一個低電平脈沖[7]，控制靈敏放大器停止工作。這種脈沖電路可以自動滿足鎖存型放大電路的工作要求，不會因為制造工藝或集成電路內(nèi)部元件工作條件的變化而改變輸出脈沖寬度，從而提高了靈敏放大器的安全性。

2 新型靈敏放大器實現(xiàn)

2.1 新型靈敏放大器電路結構

在新型靈敏放大器電路的結構圖中，鎖存放大電路主要由第一 PMOS管P1、第二 PMOS管P0、第一 NMOS管N1和第二NMOS管N0連接而成。脈沖產(chǎn)生電路主要由一個脈沖產(chǎn)生子電路和一個脈沖結束判決電路構成。脈沖結束的判決電路可分為第一與非門I37、第三反相器I38，還有一個RS觸發(fā)器。脈沖產(chǎn)生子電路包含了第四反相器I7、第二與非門I4和第五反相器I3。圖1是一種新型靈敏放大器電路的電路結構示意圖，顯示出了對鎖存型放大電路的設計實現(xiàn)以及脈沖產(chǎn)生電路設計實現(xiàn) 。

圖1 新型靈敏放大器的電路結構示意圖

2.2 新型靈敏放大器工作過程

基于上述圖1展示了鎖存型放大電路和脈沖產(chǎn)生電路的具體實現(xiàn)方式，進而在這里詳細地說明新型靈敏放大器具體的運行過程。當使能端SA_EN = Vdd時，反相器I7會產(chǎn)生一個有效的低電平電壓，其中RS觸發(fā)器會輸出一個有效的高電平電壓，接著開關管N3接通；與此同時，與非門I4輸出高電平電壓，反相器I3輸出低電平電壓，這樣就使得開關管P3和開關管P4能夠接通起來，這樣才可以將位線BL和 BLN上的信號分別地傳輸至鎖存型放大電路系統(tǒng)中的SO節(jié)點和SON節(jié)點上[8]。當BL和BLN位線上的差分電壓達到足夠高時，靜態(tài)隨機存儲器內(nèi)的控制電路就會使得使能端SA_EN為零。由反相器I7輸出一個有效高電平電壓，開關管N2接通，同時觸發(fā)器RS保持上一個工作狀態(tài)一直持續(xù)提供有效高電平電壓。當開關N3接通時，進而使與非門輸入I4輸入的兩個輸入端都為有效高電平電壓，輸出端都為低電平電壓[9]。反相器I3輸出一個高電平脈沖信號，所以第二開關管P3和開關管P4被切斷，這樣就封閉了位線BL和SO節(jié)點間以及BLN位線和SON節(jié)點之間的通道。這時開關N2和開關N3被同時導通，鎖存型放大電路系統(tǒng)開始工作，將小信號放大到邏輯電平，使GBL或GBLN位線被拉低到低電平電壓。在檢測到鎖存位線 GBL或 GBLN接收到了下拉電平信號之后，脈沖結束判決電路才關閉電源關掉鎖存型放大電路，這樣就不會出現(xiàn)由于脈沖發(fā)生電路所生成的脈沖信號寬度不足而出現(xiàn)脈沖電平傳遞達不到鎖存位線GBL或GBLN上或者脈沖電平無法被完全有效地直接地傳遞到鎖存位線GBL或GBLN上的情況，這樣就大大增加了靈敏放大器工作運行的可靠性。

3 仿真與驗證

本文主要從靈敏放大器控制信號隨著負載的變化情況和靜態(tài)隨機存儲器輸出端信號對常規(guī)的靈敏放大器和新型靈敏放大器進行對比。我們利用Cadence仿真軟件對傳統(tǒng)的靈敏放大器和改進的靈敏放大器進行仿真，仿真時工作電壓設置為1.2V，溫度為室溫[10]。

在實際模擬中，如圖2波形圖所示，傳統(tǒng)的靈敏放大器脈沖信號寬度無法根據(jù)鎖存位線上的負載情況出現(xiàn)變化而接著發(fā)生改變，從而使應用傳統(tǒng)靈敏放大器的靜態(tài)隨機存儲器的輸出端無法根據(jù)負載的改變而輸出正確的邏輯電平。

圖2 傳統(tǒng)鎖存器型靈敏放大器波形圖

表1展示出了當采用傳統(tǒng)的靈敏放大器時，靜態(tài)隨機存儲器的輸出信號隨負載的改變情形。從表1中可得知，在使用傳統(tǒng)的靈敏放大器負載大于6.00E-13后就開始出現(xiàn)失效，這就表明了使用了傳統(tǒng)的靈敏型放大器SRAM的輸出會出現(xiàn)失效。

表1 常規(guī)靈敏放大器的SRAM輸出信號與負載情況表

新型靈敏放大器的波形圖如圖3所示， 脈沖寬度隨著鎖存電路中位線負載的變化而變化。這就確保了位線上的負載脈沖信號被正確放大，也就是說，位線上的邏輯電平是準確的。

圖3 新型鎖存器型靈敏放大器的波形圖

表2是描述一種應用新型靈敏型放大器的靜態(tài)隨機存儲器在輸出端所能傳輸出來的輸出信號及其和輸入負載的信號間相互作用的情況表。該表中在gbl_load負載是在負荷為 3.00E-13F時，輸出端輸出信號的電壓一直都是在1.2V，當鎖存位線GBL上的負載為 1.00E-12F時，輸出端所輸出的信號一直都在完全有效的工作狀態(tài)，而且其輸出信號的輸出電壓都為1.2V，這表明采用新的靈敏放大器技術的靜態(tài)隨機存儲器在不同的負載下仍然能夠有效地工作。

表2 新型靈敏放大器的SRAM輸出信號與負載間情況表

結果表明，新型靈敏放大器改善了常規(guī)靈敏放大器脈沖持續(xù)時間很難進行準確的控制的問題，能夠使鎖存器型靈敏放大器內(nèi)部的脈沖產(chǎn)生電路產(chǎn)生脈沖寬度可隨著鎖存器型靈敏放大器的工作狀態(tài)而自行調(diào)節(jié)的控制脈沖。

4 結束語

本文在常規(guī)的靈敏放大器的基礎上，提出了一種改進的新型結構，使鎖存靈敏放大器中的脈沖產(chǎn)生電路能夠產(chǎn)生一種控制脈沖，其脈沖寬度可以隨靈敏放大器的工作狀態(tài)而自動調(diào)整，從而有效提高靈敏放大器的抗干擾、可靠性等方面的特性。靈敏放大器的研究對于新一代信息應用領域的裝備有著關鍵性影響，隨著復雜應用需求的不斷提出所帶來的諸多問題，后續(xù)越來越多的新型結構會被設計實現(xiàn)出來，而鎖存器型靈敏放大器的發(fā)展也必將會對整個集成電路的發(fā)展起到不可替代的作用。