基于FPGA的管道缺陷檢測系統設計

常學仕，李錦明

（中北大學 儀器與電子學院，太原 030051）

隨著我國現代化建設的不斷發展，對石油、天然氣等戰略資源的需求在不斷增長，而對于液態能源運輸管道的建設也在大力的發展。管道在長時間的運輸過程中特別容易受到其傳輸介質的腐蝕，從而使管道產生形變，產生極大的安全隱患。因此需要定期對管道進行檢測，提早發現問題并解決問題。目前，常用檢測工業管道的無損檢測方法為聲學檢測（超聲波檢測為主）和射線檢測。但超聲波檢測需要將管道防腐層打磨去除，而且逐點測量效率低成本高，基本上是進行局部抽查，無法對整條管道進行檢測；射線檢測需要逐點拍片，需要對周圍環境和人員進行防護，效率更低、成本更高[1]。在狹小的管道中沒有光照以及各種環境噪聲的干擾，本文設計了基于FPAG 的管道缺陷檢測系統，采用漏磁傳感器對管道的缺陷進行檢測，縮小設備的體積，以面對無光、狹小的環境，該系統體積小、效率高，有效地節約成本，且能夠準確地對管道進行檢測。

1 系統硬件設計

系統選擇使用Inter 公司的EP4CE10F17C8 作為控制核心，采用漏磁傳感器獲取管道信息，漏磁傳感器輸出的電壓信號經過調理電路的放大、濾波處理后，通過AD7490 對完成模數信號的轉換，同時通過里程傳感器對齒輪旋轉進行計數確定裝置的距離，將外部的脈沖信號以及轉換的管道數據信息輸入至FPGA 中，將全部的數據信息進行數據編幀處理，便于存儲以及讀取、數據的分析以及處理，經編幀處理后對數據進行存儲[2]。在完成管道檢測后，通過上位機讀取存儲的數據信息，并在上位機上完成數據進行處理并對每路的數據波形顯示。系統設計如圖1 所示。

圖1 系統設計Fig.1 System design

1.1 磁漏傳感器檢測技術原理

漏磁檢測技術原理就是將鐵磁性材料進行磁化后使材料內部的磁通量達到飽和狀態，但是當材料表面有缺陷時就會在材料表面形成磁漏場。所謂的磁漏場指的就是當材料存在切割磁力線的缺陷時，缺陷材料表面的磁導率就會發生改變，其磁導率會變小但是磁阻卻變大，使得磁路中的磁通量發生改變，其磁力線就會發生泄漏從而使材料缺陷表面形成磁漏場。磁漏檢測裝置就是根據漏磁的物理性質進行檢測的，其檢測原理如圖2 所示。

圖2 磁漏檢測原理Fig.2 Magnetic leakage detection principle

1.2 電源模塊

根據對系統整體分析，主控制芯片以及A/D轉換器等需要3.3 V、2.5 V、1.2 V 供電，本設計采用AMS1117 系列的LDO 低壓差線性穩壓器，AMS117的輸入電壓以及輸出電壓范圍滿足設計需求，同時輸出的電壓精度為1.5%，且內部集成過熱保護與限流保護[3]。而A/D 轉換器需要提供一個高精度的參考電源源，本設計使用REF43FZ 產生高精度電壓源，REF43FZ 將外部電源5 V 轉換為2.5 V，其電壓精度為±0.06%。其參考電源電路如圖3 所示。

圖3 參考電壓源Fig.3 Reference voltage source

1.3 調理電路

漏磁傳感器根據磁場的變化產生一個連續電壓信號，輸出的電壓信號在-4 mA～+4 mA 之間變化，無法滿足A/D 采集電路0 V～5 V 的輸入范圍，因此必須對電壓信號經過放大處理。本設計采用TLC2254AC 運算放大器，該芯片內部集成4 個運算放大器，輸入信號經三級調理電路，達到A/D 采集電路的輸入范圍，調理電路如圖4 所示。

圖4 調理電路Fig.4 Conditioning circuit

將輸入信號與圖4 中CHNL1 端口相連接，通過二級調理電路，其輸出信號的表達式如式（1）所示：

式中：Vout為二級調理電路輸出電壓；Vin為二級調理電路輸入電壓；R11，R13，R15，R16為圖4 中的電阻。

采集的信號經過二級調理電路輸出，其電壓的幅值變化范圍為-1.25 V～+1.25 V。由于A/D 采集信號輸入范圍為0 V～5 V，通過第三級調理電路對采集信號加入偏置電壓，其輸出信號如式（2）所示：

式中：VIN為二級調理電路輸出電壓；Vout為最終輸出的電壓信號；REF 為外部穩壓電源輸入的電壓為0.625 V；R17，R19為圖4 中的電阻值。

經過三級調理的采集信號電壓變化幅值在0 V～2.5 V，滿足A/D 采集電路輸入信號的要求。

1.4 A/D 采集電路

系統采用AD7490 作為傳感器信號A/D 轉換器，AD7490 是一款12 位的高速、低功耗、16 通道逐次逼近型的ADC。該AD 包含一個低噪聲、寬帶跟蹤保持放大器，可處理超過1 MHz 的輸入頻率[4]。

AD7490 與FPGA 采用串行接口方式完成數據的交互。A/D 采集電路如圖5 所示，主要接口如下：

圖5 A/D 采集電路Fig.5 A/D acquisition circuit

（1）XH1～XH16：與16 路漏磁傳感器經過調理電路處理的信號連接。

（2）CS：設置為低電平，表示選中該AD 芯片。

（3）DIN，DOUT：表述AD 數據的輸入與輸出，直接與FPGA 相連接。

（4）REFIN，VDRIVE：外部提供的電壓源。

（5）SCLK：表示傳輸數據的時鐘信號。

1.5 存儲電路

電路中存儲器采用鎂光公司生產的MT29F16-G08CABA 芯片，內存容量是8 GB，8 位并行數據線完成命令、數據的傳輸，支持最高時鐘頻率為100 MHz，讀寫速度快，體積小，目前廣泛應用于各種領域。該芯片使用TSOP 封裝，同類型不同容量的芯片的硬件電路完全兼容。存儲電路如圖6 所示。

圖6 存儲電路Fig.6 Memory circuit

1.6 串口電路

當數據存儲完成后，讀取數據需要通過RS232串口發送至上位機，由于FPGA 與上位機之間電平不匹配，選用MAX232 完成傳輸電平的轉換[5]。通過FPGA_RX3 和FPGA_TX3 兩個端口與上位機進行連接，完成數據的傳輸與控制指令的發送。串口電路如圖7 所示。

圖7 串口電路Fig.7 Serial port circuit

2 系統軟件設計

根據系統的整體框圖，使用Verilog HDL 語言分別對分頻模塊、AD 驅動模塊、FIFO 模塊、Flash 模塊、串口接受與發送模塊進行編程。程序設計采用模塊化設計思想，在Quartus Ⅱ的開發環境中對每一部分的代碼進行模塊化封裝，并畫出整體程序的原理圖，能夠直觀的看到程序所用的各個模塊以及接口連接，便于后續的修改與維護，大大增強了可移植性。

2.1 AD 驅動模塊設計

設計要求每個傳感器的采樣頻率為1 kHz，在1 ms 之內完成對16 路傳感器各采集一次。FPGA 的系統時鐘設置為50 MHz，通過計數器來實現采樣時間的控制，使用CS_N，SCLK，DOUT，DIN 四個端口控制AD7490 的轉換與數據傳輸，在CS_N 信號變為低電平的時候AD7490 開始進行數據的轉換，a 在16 個時鐘信號內完成16 bit 的數據傳輸[6]。其AD 驅動時序圖如圖8 所示。

圖8 AD 驅動時序圖Fig.8 AD drive sequence diagram

為了測試AD 驅動模塊功能，通過MATLAB 生成Sin.txt 的二進制正弦波文件，該文件數據位寬為16位，個數為4096。將正弦波文件添加到MODLESIM工程目錄下[7]。將并行數據按照ADC 的數據輸出格式送到DOUT 信號線上，供AD 驅動模塊采集讀取。AD 仿真結果如圖9 所示。

圖9 AD 仿真圖Fig.9 AD simulation diagram

2.2 里程定位模塊設計

里程傳感器放置的位置位于齒輪的上方，根據霍爾效應原理，傳感器在經歷齒輪凹凸位置時會發生磁場的變化并產生相應的脈沖信號，產生的脈沖信號直接與FPGA 進行連接，在系統內通過內部計數器對脈沖信號進行計數，與AD 的轉換數據一起輸入數據編幀模塊，讀取相應的計數值通過計算可以確定檢測裝置實際走過的距離。

2.3 Flash 模塊設計

NAND Flash 的讀、寫功能都是以頁為單位進行。在Flash 的寫入數據操作之前也必須進行無效塊的檢測，在檢測到無效塊時需要將Flash 的塊地址加1，該塊不對數據進行存儲保證有效數據不丟失。如果判斷是有效塊就進入頁編程模式。Flash 操作命令如表1 所示。

表1 Flash 操作命令Tab.1 Flash operation comman

該模塊通過狀態機實現命令以及相應信號的控制，讀操作、寫操作、擦除操作實現邏輯相同，但擦除操作是以塊的形式進行擦除。其Flash 操作的寫流程如圖10 所示。

圖10 Flash 寫操作流程Fig.10 Flash write operation flow chart

3 系統測試

為了驗證系統功能，將檢測系統固定在檢測裝置上，放入4 m 的鐵制管道中，模擬管道的實驗環境。隨著裝置的移動完成對管道缺陷的采集與存儲，完成操作后讀取存儲的數據并對數據進行處理，取出數據進行波形顯示并對波形進行放大顯示，在無缺陷的管道上采集的波形如圖11 所示。

圖11 數據波形顯示1Fig.11 Data waveform display 1

對應的波形顯示電壓值穩定在2.5 V 之間上下浮動，之后再將傳感器放置在有缺陷的鐵管管道上移動。把采集到的數據進行波形顯示，如圖12所示。

圖12 數據波形顯示2Fig.12 Data waveform display 2

通過觀察波形可得，開始時的輸出電壓穩定在2.5 V 附近，當電壓在2 V 和3.2 V 進行上下波動時說明此時小車運動到管道缺陷處。之后在4 m 長的管道中進行多次測試，并在1.25 m 與2.5 m 出設置漏縫，進行多次采集并對數據進行讀取。測試結果如表2 所示。根據讀取的數據在上位機進行計算，能夠準確地確定缺陷的位置，其誤差在0.1 m 內。

表2 測試結果Tab.2 Test resul

4 結語

本文設計了一種基于FPGA 的管道缺陷檢測系統，該系統體積小，可以通過調整傳感器的數量適用于不同的中小型管道的檢測。通過測試可知該裝置能夠完整地采集到管道內的缺陷信息。在經過多次測試比對后得到，該裝置測試結果精度高，能準確地測量出管道的缺陷位置，其誤差范圍可以精確到0.1 m，能夠在管道中進行缺陷檢測。