華為聚力新生 半導(dǎo)體突圍現(xiàn)曙光

今年8月10日，拜登簽署了禁止美國資本對半導(dǎo)體和微電子、量子信息技術(shù)、人工智能這三個(gè)領(lǐng)域的中國高科技企業(yè)進(jìn)行投資的行政令，這個(gè)行政令的簽署標(biāo)志著中美半導(dǎo)體脫鉤正在完成從最開始針對部分企業(yè)和部分技術(shù)的局部技術(shù)脫鉤，向金融、技術(shù)、人才全面脫鉤的大步推進(jìn)。

“芯片戰(zhàn)爭”升級

而這并不是近期唯一的對華半導(dǎo)體限制升級行為。

6月30日，荷蘭政府升級了對華半導(dǎo)體設(shè)備出口限制，TWINSCANNXT：2000i以上比較先進(jìn)的DUV光刻機(jī)不再會向中國大陸出口。允許出口的上限被限定在了老舊的，最多可以制造38nm制程芯片的1980i型DUV光刻機(jī)。

7月18日，就在耶倫訪華以及英特爾、英偉達(dá)和高通三巨頭要求美國政府放寬對華芯片出口之后，美國眾議院的中美戰(zhàn)略競爭特別委員會（The Select Committee on the CCP）對高通的子公司高通創(chuàng)投（Qualcomm Venture）發(fā)了一封正式函，要求高通創(chuàng)投交出在AI、半導(dǎo)體和量子領(lǐng)域投資的信息。

這封函件再一次明確了美國政治圈子對華在包括高科技領(lǐng)域在內(nèi)的敵視態(tài)度。尤其是要求高通創(chuàng)投向美國國會提供AI、半導(dǎo)體、量子計(jì)算等相關(guān)在華投資項(xiàng)目的名單和參與程度報(bào)告，是從根上破壞高通在華投資甚至對華高科技合作的的政治可信度。

而各種消息顯示，美國一些勢力正在尋求將之前合規(guī)的英偉達(dá)A800和H800芯片納入管治范圍，以進(jìn)一步拉開中美在AI訓(xùn)練領(lǐng)域基礎(chǔ)算力的差距。

自從去年十月份《紐約時(shí)報(bào)》說的所謂“芯片戰(zhàn)爭”開戰(zhàn)以來，美國對華芯片限制的瘋狂升級就已經(jīng)成為了對華科技戰(zhàn)的主基調(diào)。可以說，美國已經(jīng)把主要精力放在通過芯片戰(zhàn)爭限制我國AI發(fā)展之上了。

中國在工業(yè)體量、供應(yīng)鏈和基礎(chǔ)設(shè)施等方面是有明顯優(yōu)勢的，中美在尖端技術(shù)領(lǐng)域的差距也在加速縮小。在接下來AI驅(qū)動的工業(yè)革命中確保主導(dǎo)權(quán)，是美國短時(shí)間內(nèi)可能拉大對華尖端工業(yè)差距的方法。

畢竟我們現(xiàn)有的國產(chǎn)AI芯片已經(jīng)遇到了美國制裁的瓶頸，華為2019年開始量產(chǎn)的昇騰910現(xiàn)在依舊是國內(nèi)最強(qiáng)的AI芯片之一。而在美國那邊，更晚量產(chǎn)的A100和H100型AI芯片，都已經(jīng)被新生代產(chǎn)品GH200替代了。

而眾所周知，作為對美國制裁的回應(yīng)，我國之前已經(jīng)制對鎵、鍺等關(guān)鍵原料的出口采取了管制措施，但這并不能解決科技自主問題，在半導(dǎo)體領(lǐng)域取得一些正面突破還是很有必要。

追趕號角

如果我們密切關(guān)注中國的半導(dǎo)體產(chǎn)業(yè)，不難看到過去幾年中國半導(dǎo)體行業(yè)正在脫胎換骨。

作為美國對華半導(dǎo)體打擊的標(biāo)志性事件，華為5G和麒麟芯片的存亡，在中美都是很多人衡量兩國實(shí)力對比的標(biāo)志性事件，而恰恰是這件事正在迎來攻守之勢的反轉(zhuǎn)。

8月，根據(jù)微博“數(shù)碼閑聊站”爆料，在最新的藍(lán)牙備案中，華為除了nova13-16備案編號確定為5G手機(jī)之外，還有多款不明型號手機(jī)擁有5G的編號。

眾所周知，由于美國制裁，華為Mate40和P40系列之后的機(jī)型，絕大部分都是沒有5G信號接入能力的，這導(dǎo)致華為從5G領(lǐng)軍者淪為行業(yè)“其他”，手機(jī)銷量更是一度從全球第二掉到了others的水平。

所謂藍(lán)牙備案是指藍(lán)牙設(shè)備在銷售前需要通過藍(lán)牙技術(shù)聯(lián)盟（Bluetooth SIG）的認(rèn)證。雖然產(chǎn)品備案并沒有統(tǒng)一各個(gè)公司的手機(jī)編號規(guī)則，但是根據(jù)華為手機(jī)的傳統(tǒng)，一般來說后綴“AN”或“TN”表示該型號具有5G接入能力。

如果三季度華為果真發(fā)布了5G手機(jī)，這意味著對美國制裁斗爭的階段性勝利。美國利用技術(shù)長臂管轄，鎖死華為5G是它最重要的抓手。5G國產(chǎn)化，就是砸碎了美國掐死華為發(fā)展的一只手。

而下一步，就要瞄準(zhǔn)美國掐死華為發(fā)展和中國半導(dǎo)體發(fā)展的另一只手——高端芯片量產(chǎn)。

“數(shù)碼閑聊站”之前還發(fā)布了一則微博：麒麟芯片回歸。這件事一石激起千層浪，雖然大家都給不出實(shí)錘，但有一些其他的側(cè)面證據(jù)似乎確實(shí)能夠證明華為麒麟真的要回來了！

這件事就是高通和華為供應(yīng)關(guān)系。眾所周知，高通在華為麒麟9000斷貨以后，就成為了華為手機(jī)的首要芯片提供商。比如華為近年來出的旗艦機(jī)，P50就采用了驍龍888芯片，Mate50和P60用的是驍龍8gen1。甚至華為旗艦中的旗艦，折疊手機(jī)MateXs2和MateX3都分別采用高通的驍龍888和8gen1芯片。

而現(xiàn)在，華為和高通的合作似乎要降一個(gè)檔次了。2023年6月，華為常務(wù)董事、終端BG CEO、智能汽車解決方案BU CEO余承東接受第一財(cái)經(jīng)獨(dú)家采訪的時(shí)候表示，高通不會恢復(fù)為華為提供5G芯片供應(yīng)。

之后的8月初，在高通的年度投資者電話會議中，高通首席財(cái)務(wù)官阿卡什·帕爾希瓦拉（Akash Palkhiwala）表示，高通對今年剩余時(shí)間的預(yù)測，假設(shè)華為方面沒有“實(shí)質(zhì)性收入”。

而這也意味著，根據(jù)高通的預(yù)期，不僅現(xiàn)在華為旗艦機(jī)上普遍裝有的驍龍8+gen1和8+gen2芯片在今年接下來的4個(gè)月里面不會有新訂單，10月預(yù)計(jì)發(fā)售的8+gen3華為今年暫時(shí)也沒有采購計(jì)劃或者說日程。

結(jié)合現(xiàn)實(shí)情況理性分析后發(fā)現(xiàn)，所有答案似乎指向了一個(gè)點(diǎn)，那就是華為自己的麒麟要回歸了，缺的高通的芯片，麒麟可以補(bǔ)上去。

那么下一個(gè)問題就是：誰代工呢？

長期以來都有傳言，中芯國際已經(jīng)完成了7nm制程芯片的代工能力。現(xiàn)在能量產(chǎn)的技術(shù)水平可能性最高的是N+1的水平。也就是對應(yīng)臺積電的第一代7nm工藝，2018年出品的麒麟980所使用的代工水平。

在2021年的時(shí)候，就有“挖礦界”的大佬爆料，他們發(fā)現(xiàn)一部分“礦機(jī)”卡里面的芯片就是中芯國際出品的7nm芯片。現(xiàn)在能夠代工7nm手機(jī)芯片似乎是理所當(dāng)然的。

但如此一來，在目前臺積電面向高端手機(jī)的主流工藝已經(jīng)發(fā)展到5nm、3nm的情況下，如果說真的是中芯國際代工麒麟，那么重生的麒麟豈不是會非常弱？畢竟硬件的代工水平上的差距，很難通過架構(gòu)的更新和軟件適配完全彌補(bǔ)。

就在前幾天，華為公布了一個(gè)新專利：“具有改進(jìn)的熱性能的倒裝芯片封裝”專利。這是一種先進(jìn)封裝技術(shù)，其核心是把裸芯片面朝下，將整個(gè)芯片面積與基板直接連接，省掉互聯(lián)引線，增大散熱面積。這種封裝方式最大的優(yōu)勢在于散熱效率特別高。

同時(shí)在之前的很長一段時(shí)間，針對華為乃至整個(gè)中國高端芯片制程工藝的路徑選擇上，就有一個(gè)被人當(dāng)成笑話的14+14=7的傳言。意思就是有人打算把兩顆14nm工藝的芯片合起來，讓封裝之后的效能和7nm芯片類似。

早在2022年4月，華為公布了一個(gè)專利叫做“一種芯片堆疊封裝及終端設(shè)備”。意思就是把兩塊芯片堆疊起來然后封裝成為一個(gè)芯片。

這些看起來湊合的方法其實(shí)恰恰并不是落后的封裝方法，而是先進(jìn)封裝工藝中的兩種技術(shù)路徑：倒裝封裝和堆疊封裝。這些專利似乎也在說明一個(gè)問題，那就是我們打算利用一個(gè)新的路線，來為解決光刻機(jī)的短板提供更多時(shí)間。

而這個(gè)方向的最終答案用專業(yè)術(shù)語說就是：基于采用異質(zhì)（異構(gòu)）集成技術(shù)的芯片。

彎道超車？

摩爾定律是英特爾創(chuàng)始人之一戈登·摩爾的經(jīng)驗(yàn)之談，核心內(nèi)容是：集成電路單位面積上可以容納的晶體管數(shù)量每18個(gè)月到24個(gè)月就會增加一倍，與此同時(shí)功耗和價(jià)格不變。換言之，芯片的性能大約每兩年翻一倍，同時(shí)單位性能對應(yīng)的價(jià)格減半。

長期以來，尤其是最近十年隨著芯片制程快速接近可能導(dǎo)致大規(guī)模量子隧穿的1nm物理極限，半導(dǎo)體行業(yè)就未來的發(fā)展方向爆發(fā)了激烈的討論，討論主要集中在兩個(gè)方向（暫不討論顛覆器件的Beyond CMOS路線）的選擇上：一是延續(xù)摩爾定律（more Moore），試圖在現(xiàn)有路線上挖掘更多的潛力；二是繞過摩爾定律（more than Moore），試圖通過更新的邏輯或者封裝方式，基于現(xiàn)有水平，從新路線挖掘半導(dǎo)體潛力。

More Moore的路線就是延續(xù)在器件結(jié)構(gòu)、溝道材料、連接導(dǎo)線、高介質(zhì)金屬柵、架構(gòu)系統(tǒng)、制造工藝等等方面進(jìn)行創(chuàng)新研發(fā)，來延續(xù)摩爾定律的壽命。

但是這個(gè)續(xù)命現(xiàn)在說實(shí)話已經(jīng)越來越續(xù)不動了。由于物理瓶頸的限制，英特爾在14nm上不停地?cái)D牙膏已經(jīng)是眾所周知的笑話。三星在到達(dá)5nm工藝的時(shí)候也在成本和良品率上跟不上了。而到了3nm工藝，即使強(qiáng)如臺積電也爆出良品率偏低的問題。

不光是制程問題，單顆芯片代工成本也在迅速增加。根據(jù)Tom’s Hardware報(bào)道，臺積電每片3nm晶圓的平均售價(jià)為19865美元，較2020年每片5nm晶圓13，495美元，上漲了接近50%。

分析師預(yù)測，2025年下半年開始量產(chǎn)2nm晶圓時(shí)，每片價(jià)格將達(dá)到24570美元，與3nm相比再上漲近25%。經(jīng)過估算，每片芯片光代工成本不會低于200元，甚至?xí)咏?00元，再按照高端芯片一般的加價(jià)倍數(shù)來算，到時(shí)候你的旗艦手機(jī)光是SoC芯片價(jià)格就要接近1000美元，到時(shí)候你還果斷下手嗎？

也就是說，不論是從工藝還是價(jià)格的角度，摩爾定律都在瀕臨死亡。這也意味著對于我們這個(gè)后發(fā)者來說，在高級制程的芯片技術(shù)上遇到的難題還是其次的。如何在繞道摩爾定律的新技術(shù)路線上不要再度落入下風(fēng)，可以說是最關(guān)鍵的問題了。在這個(gè)背景下，基于異質(zhì)集成技術(shù)的新路線芯片，就是一個(gè)重要的潛在方向。

異質(zhì)集成（有些也稱為異構(gòu)集成，主要區(qū)別在于異質(zhì)集成技術(shù)通常指在硅片上直接生長介質(zhì)材料，而異構(gòu)集成技術(shù)則是指將砷化鎵、氮化鎵等器件多層集成到硅片上）是一種新型的半導(dǎo)體生產(chǎn)技術(shù)。如果我們打開手機(jī)后蓋會看到大量各種各樣的芯片，它們包括這個(gè)最大SoC計(jì)算芯片，內(nèi)存芯片，負(fù)責(zé)信號的射頻芯片等等，我們看到的灰黑色的材料不是芯片的本體，而是芯片的外部封裝材料，這些芯片的材質(zhì)工藝各不相同，被分別封裝，再被分別安裝在PCB電路板的不同區(qū)域，然后再用銅導(dǎo)線連接起來。

而所謂異質(zhì)集成的基本邏輯，就是把不同材質(zhì)工藝、不同功能的小芯片（Chiplet），先用一塊大的作為電路和支撐結(jié)構(gòu)的基底芯片連在一起，然后再進(jìn)行外部整體封裝安裝到電路板上，這樣一來這塊芯片不同單元之間連接效率會更高，布局更靈活，功能更豐富。

而且這樣細(xì)分之后，作為基底的大芯片會用比較低端的制程，本身良品率很高，上面的小芯片面積很小，晶圓一些點(diǎn)出問題，對整個(gè)晶圓上的芯片良品率的影響也會降低。也就是說還能提升單片晶圓的產(chǎn)出，節(jié)約成本。

芯片發(fā)展的四個(gè)問題

摩爾定律遇到瓶頸之后，芯片發(fā)展遇到的問題主要有四個(gè)：存儲墻、面積墻、功耗墻和功能墻，異質(zhì)集成技術(shù)將各種小存儲、運(yùn)算、無源器件等等集成到一個(gè)芯片上，可以從設(shè)計(jì)的角度為者4個(gè)問題的解套提供便利。這里我們就以英偉達(dá)最強(qiáng)大的GH200為例來說明這個(gè)技術(shù)對于解決這些問題帶來的新思路。

1.存儲墻

現(xiàn)在計(jì)算機(jī)的計(jì)算單元和內(nèi)存單元都是分開的，現(xiàn)在阻礙算力提升的最大的障礙反倒不是計(jì)算能力本身不足，而是數(shù)據(jù)的存儲和搬運(yùn)。

近幾十年平均下來，處理器的峰值算力每兩年增長3.1倍，而動態(tài)存儲器的帶寬每兩年增長1.4倍，存儲器的發(fā)展速度遠(yuǎn)落后于處理器，相差1.7倍，早已跟不上節(jié)奏。

在大數(shù)據(jù)時(shí)代，最耗費(fèi)電力和時(shí)間的就是大量數(shù)據(jù)在運(yùn)算和存儲元件之間搬來搬去，而且大數(shù)據(jù)的特點(diǎn)之一就是數(shù)據(jù)是一波一波地來，不定期、沒有清洗而且不定數(shù)量，這種狀態(tài)為芯片設(shè)計(jì)提出了巨大挑戰(zhàn)。

現(xiàn)有的設(shè)計(jì)將會出現(xiàn)一個(gè)很明顯的問題那就是TB級帶寬難以滿足P級和E級算力需求（1P相當(dāng)于每秒1000萬億次計(jì)算速度，1E是指每秒能做100億億次數(shù)值運(yùn)算），可以這么說，未來數(shù)據(jù)的讀取存儲速度將決定超級計(jì)算機(jī)以及超級AI的性能上限。

對應(yīng)這個(gè)問題，異質(zhì)集成技術(shù)的處理方案很簡單，把計(jì)算單元和存儲單元封裝在一起，靠得盡可能近，同時(shí)互相之間用傳輸更快的芯片連接而不是用pcb版連接，這樣來提升數(shù)據(jù)搬運(yùn)的效率。所以英偉達(dá)地表最強(qiáng)AI芯片GH200，就是采用異質(zhì)集成技術(shù)，才能實(shí)現(xiàn)在算力上的突破。

2.面積墻

眾所周知，光刻機(jī)是芯片制造的核心，它的原理就是利用光蝕刻技術(shù)，將電路圖如同照片曝光一樣復(fù)制到晶圓上。

而現(xiàn)在的問題就是由于某些我們不清楚的工程技術(shù)難點(diǎn)，高端光刻機(jī)的整個(gè)光路的設(shè)計(jì)遇到了物理瓶頸，進(jìn)一步放大它遇到了困難。這導(dǎo)致現(xiàn)在單個(gè)芯片的面積再往上擴(kuò)大遇到了光刻機(jī)圖形投影的能力極限。

對應(yīng)這個(gè)問題，異質(zhì)集成技術(shù)的處理方案就是，干脆不造高制程的大芯片了，而是造一堆小芯片封裝在一塊只需要低制程的很大的基底上。

于是，GH200超級芯片采用NVLink-C2C技術(shù)方案，通過Chiplet工藝將CPU+GPU組合到同一封裝形成了72核的GraceCPU、H100GPU在一起的突破。

3.功耗墻

大家相比對現(xiàn)在高性能芯片的發(fā)熱都有感觸吧。不論是高性能臺式機(jī)的大風(fēng)扇還是水冷散熱，還是手機(jī)玩游戲動不動就低溫燙傷或者發(fā)熱掉幀。芯片的功耗已經(jīng)成為所有人的關(guān)注重點(diǎn)。

當(dāng)不同的芯片可以更加合理的布局，發(fā)生在數(shù)據(jù)搬運(yùn)過程中的能耗自然大幅降低。采用異質(zhì)集成NVLink-C2C方案的GH200在經(jīng)過特殊設(shè)計(jì)之后，能效相比于前代方面提升了25倍，面積效率提升了90倍。這樣的能效提高為英偉達(dá)發(fā)布256個(gè)GH200芯片的DGXGH200超級計(jì)算機(jī)創(chuàng)造了基礎(chǔ)。

4.功能墻

這一點(diǎn)就到了異質(zhì)集成芯片的主場。原有的單一芯片村底可實(shí)現(xiàn)的功能有限。畢竟不同材料有自己的優(yōu)勢區(qū)間，比如氮化鎵就是適合功率器件、單晶硅適合做計(jì)算芯片襯底等。

如果能將原先在主板上的器件集成到封裝體內(nèi)，比如把毫米波天線集成到手機(jī)soc芯片上，那么就可以留更多位置給芯片，能提升手機(jī)的綜合表現(xiàn)。

畢竟不同電子產(chǎn)品中，傳統(tǒng)的2D封裝技術(shù)每個(gè)元件之間都會有不少的無用空隙。有些地方無源器件所占的面積有些甚至?xí)^總面積的80%。在同一個(gè)平面下，芯片的晶體管面積是受到其他器件占有面積的制約。

而在設(shè)計(jì)異質(zhì)集成的芯片的時(shí)候，我們通過更優(yōu)化的設(shè)計(jì)讓如處理器核心、內(nèi)存控制器、圖形加速器等，使用2.5D、3D等先進(jìn)封裝技術(shù)，這些獨(dú)立的組件可以堆疊在一起，就像修建高樓大廈一樣從提高面積利用率變成提高空間利用率。一個(gè)緊湊的3D結(jié)構(gòu)，可以提供更好的性能、能效和空間利用率。

異質(zhì)集成的難點(diǎn)

如此顯而易見的問題，之前是沒想過嗎？為什么會到現(xiàn)在才開始被重點(diǎn)關(guān)注呢？那自然是有一系列難點(diǎn)啦。

異質(zhì)集成的難點(diǎn)是非常實(shí)際的，那就是：互聯(lián)；封裝。

如何讓芯粒之間高速互聯(lián)，是Chiplet技術(shù)落地的關(guān)鍵。主要問題之一就在于，各個(gè)公司對于芯粒如何高速互聯(lián)并沒有形成一個(gè)統(tǒng)一的協(xié)議，在硬件設(shè)計(jì)和封裝上也不是那么統(tǒng)一。芯片設(shè)計(jì)公司在設(shè)計(jì)芯粒之間的互聯(lián)接口時(shí)，首要保證的是高數(shù)據(jù)吞吐量，另外，數(shù)據(jù)延遲和誤碼率也是關(guān)鍵要求，還要考慮能效和連接距離。

2022年8月，由AMD、Arm、ASE、Google Cloud、英特爾、Meta、微軟、高通、三星和臺積電等十家公司于2022年3月建立的高速互聯(lián)標(biāo)準(zhǔn)“Universal Chiplet Interconnect Express”（UCIe）聯(lián)盟正式發(fā)布了UCIe1.1規(guī)范。

而在2020年9月，中國Chiplet產(chǎn)業(yè)聯(lián)盟（China ChipLet League（CCLL））啟動成立，并在之后聯(lián)合國內(nèi)系統(tǒng)、IP、封裝廠商一起，制定了《芯粒互聯(lián)接口標(biāo)準(zhǔn)》ACC1.0。可以說芯粒互聯(lián)規(guī)范的競爭已經(jīng)開始。

而第二個(gè)問題封裝，則更加考驗(yàn)各國的技術(shù)基礎(chǔ)。因?yàn)楫?dāng)我們把大量不同芯片封裝到同一個(gè)封裝體內(nèi)，它們的總熱功耗將顯著提升；而且采用異質(zhì)集成技術(shù)的芯片往往采用2.5D/3D堆疊，既然蓋起了高樓那么相比于傳統(tǒng)平面封裝的2D芯片增加了垂直路徑熱阻。

Chiplet做出來之后要最終實(shí)現(xiàn)異質(zhì)集成也有一系列難點(diǎn)。首當(dāng)其沖的就是不同材料直接界面的生成與工藝量化的難點(diǎn)。因?yàn)楫愘|(zhì)集成芯片會有各種不同的化學(xué)材料進(jìn)行集成，其不同材料之間擴(kuò)散、成核、粘合機(jī)理，以及晶格和膨脹系數(shù)等等都不一樣。而現(xiàn)在芯片發(fā)熱區(qū)域的功率密度很高，所以需要建立全新的物理動力學(xué)，才能確保連接的地方不被燒壞。

其次是電磁兼容問題。

現(xiàn)在在異質(zhì)集成芯片上將會有多材料元器件、天線和小芯片的集成，而各自間距只有幾微米。這時(shí)候，你怎么解決他們可能出現(xiàn)的信號之間的沖突，乃至不同電磁波跑到它不應(yīng)該去的電路產(chǎn)生振蕩的問題呢？

當(dāng)然還有各種無源器件的小型化以及相應(yīng)的EDA軟件等問題的也待解決。只不過最重要的是它代表了一種全新的思考微電子發(fā)展技術(shù)的發(fā)展方向，也就是從集成電路向集成系統(tǒng)的轉(zhuǎn)變。

轉(zhuǎn)變的前景

而這種轉(zhuǎn)變的好處也是顯而易見。首先一點(diǎn)最關(guān)鍵的就是對于EUV光刻機(jī)依賴會減少很多。

深圳大學(xué)校長毛軍發(fā)院士在7月底的2023年全國虛實(shí)融合交互大會上做報(bào)告時(shí)候就提到了，繞道摩爾定律的異質(zhì)集成芯片可以實(shí)現(xiàn)35nm制成等效14nm芯片的水平。這是因?yàn)橥ㄟ^綜合優(yōu)化以及空間利用率提高，能留給運(yùn)存的空間增大，數(shù)據(jù)來回處理的時(shí)間和功耗變少。

同時(shí)由于前面提到的小芯片的“樂高”模式的組合優(yōu)勢，可以實(shí)現(xiàn)更快速的針對性設(shè)計(jì)優(yōu)化以及小芯片的公用帶來的研發(fā)和量產(chǎn)成本下降，芯片的最終價(jià)格也會下降。

當(dāng)然這樣的技術(shù)肯定不是只有我們看到，事實(shí)上全球異質(zhì)集成，Chiplet和先進(jìn)封裝領(lǐng)域的競爭已經(jīng)白熱化了。比如A100/H100/GH200等都是采用臺積電CoWoS2.5D封裝。再往前追溯，2014年華為海思就跟臺積電就CoWoS技術(shù)進(jìn)行過合作，Marvell（美滿科技）創(chuàng)始人周秀文博士也是在ISSCC2015上提出過Mochi（Modular Chip，模塊化芯片）架構(gòu)設(shè)想。

IBM、英特爾、三星等等公司都在不停的推進(jìn)基于先進(jìn)封裝技術(shù)的異質(zhì)集成芯片。而這方面現(xiàn)在走在最前的還是臺積電。現(xiàn)在臺積電已經(jīng)在提供包括CoWoS、InFO和TSMC-SoIC在內(nèi)的多種先進(jìn)TSMC3DFabricTM封裝及硅堆棧技術(shù)。

最重量級的是，7月臺積電宣布計(jì)劃斥資900億元新臺幣（約合人民幣205.84億元）設(shè)立生產(chǎn)先進(jìn)封裝的晶圓廠。預(yù)估新廠2023年第四季開始整地，2024年下半年開始動工，2026年建廠完成，力拼2027年上半年、最遲第三季開始量產(chǎn)，并以月產(chǎn)能11萬片12英寸晶圓的3DFabric制程技術(shù)產(chǎn)能。

毛軍發(fā)院士在報(bào)告中針對相關(guān)技術(shù)動向指出，現(xiàn)在由于技術(shù)升級，封裝技術(shù)的重心正在從后端封裝廠移到前端半導(dǎo)體代工廠，翻一下就是，以前封裝是在芯片主題完工之后給它套個(gè)殼，現(xiàn)在封裝是把小芯片組裝在一起，變成主力工程了。

如果臺積電主推的SolC成功成為下-代芯片系統(tǒng)的主流技術(shù)，那么臺積電將在半導(dǎo)體行業(yè)更加強(qiáng)勢（降維打擊）。而如果我們不迎頭趕上，中國大陸本來代工較弱、封裝較強(qiáng)的跛腳局面將會進(jìn)一步加劇。

8月4日，長電科技在投資者平臺上表示，長電科技已經(jīng)推出了針對2.5D/3D封裝要求的多維扇出封裝集成技術(shù)平臺并已實(shí)現(xiàn)量產(chǎn)，該技術(shù)是一種面向chiplet的極高密度、多扇出型封裝高密度異構(gòu)集成解決方案，現(xiàn)已具備4nm、chiplet先進(jìn)封裝技術(shù)規(guī)模量產(chǎn)能力。

而在我們最弱的光刻機(jī)部分，2023年7月底，《證券日報(bào)》在報(bào)道中就指出，預(yù)計(jì)在2023年底上海微電子將向市場量產(chǎn)交付，跳票已久的國產(chǎn)的第一臺28nm制程的SSA/800-10W光刻機(jī)設(shè)備。有了這個(gè)短板的補(bǔ)足，再配合可能的先進(jìn)封裝路線的探索，兩條腿走路，我們追趕世界先進(jìn)芯片的時(shí)間可能會比單單沿著摩爾定律的路線短很多。

總的來說，由于芯片發(fā)展方向開始向新賽道轉(zhuǎn)換，我們迎來了一個(gè)前所未有的發(fā)展機(jī)遇。

雖然現(xiàn)在大陸之外的半導(dǎo)體供應(yīng)鏈依舊保有對于大陸半導(dǎo)體產(chǎn)業(yè)的技術(shù)和專利優(yōu)勢，但作為坐擁著全球最大的高端半導(dǎo)體消費(fèi)和生產(chǎn)市場以及人類歷史上最大工業(yè)體系的國家，新路線可行性的確定為我們利用轉(zhuǎn)換賽道的機(jī)會實(shí)現(xiàn)快速繞過專利壁壘和縮短先進(jìn)制程實(shí)用差距甚至掰腕子創(chuàng)造了時(shí)間和機(jī)會。

我國人類歷史上前所未有的工業(yè)能力優(yōu)勢為我國在技術(shù)路徑上腳踏兩只船和不停試錯(cuò)創(chuàng)造了相比于20世紀(jì)美國更大的工業(yè)基礎(chǔ)。相信隨著三季度可能到來的驚喜開始，我國的半導(dǎo)體產(chǎn)業(yè)將會迎來一輪基于技術(shù)進(jìn)步的飛升和跨越，就像我們之前幾十年在其他行業(yè)做到的那樣。

（本文為作者觀點(diǎn)，責(zé)任自負(fù)，并不代表本刊及其主辦、主管機(jī)構(gòu)）