一種基于DSP 的聲信號存儲電路

周蕾，劉宜欣，李貴嬌，王海建

（中國兵器工業第214所，江蘇蘇州，215163）

0 引言

如今，由于微電子技術、計算機技術和通信技術日益發展，數字化已被廣泛用于現代科技、國防以及國民經濟等相關領域。

DSP 數字信號處理器屬于嵌入式處理器的一種，可以用在各種數字信號處理運算的微處理器。嵌入式處理器一般由微控制器、微處理器、數字信號處理器及單片機等組成。在處理高速信號方面，相比較于其他處理器，DSP 芯片的處理運行速度更快，運算能力更佳。其并行處理能力由于內部采用改進的哈佛結構，而得到較大的增強。本文設計一種結構簡單可靠、成本低的一種基于DSP 的聲信號存儲電路，主要應用于相關領域的低功耗無人值守節點，無耐高過載要求的場合。

1 原理與設計

基于DSP 的聲信號存儲電路由供電電路、DSP 核心處理器電路、A/D 轉換電路、Flash 存儲電路、SDRAM 存儲電路和串口擴展電路組成，如圖1 所示。

圖1 基于DSP 的信號存儲電路組成圖

供電單元用于把+5V 電源轉換為D+3.3V 電源，給DSP 提供IO 電源；同時把+3.3VD2 電源轉換為D+1.2V電源，給DSP 提供核電源。A/D 轉換單元用于對信號進行A/D 轉換，得到8 路分辨率24位的信號，再輸入DSP 處理器進行處理。Flash 存儲單元用于存儲固化后的DSP 程序。SDRAM 存儲單元用于臨時存儲8 路聲信號。串口擴展單元用于進行四通道串口擴展。下面具體介紹各部分電路的設計過程。

■1.1 供電電路

供電電路的電路原理圖如圖2 所示。

圖2 DSP 供電電路原理圖

由德州儀器（TI）推出的DSP 專用供電芯片TPS70345和外圍阻容組成DSP 供電電路。

在輸出端并聯濾波電容，當輸出有高頻干擾時，小電容容抗比較小，高頻干擾能通過小電容把濾波至地，較大的電容感抗大近似于開路無法工作；當輸出有低頻干擾時，小電容類似開路無法工作，大電容能夠起到較好的濾波效果，兩者之間可以互相彌補彼此的缺點，從而能夠得到穩定的輸出。

DSP 上電順序推薦為D+1.2V 先上電，D+3.3V 后上電。TPS70345的SEQ引腳為1時，能滿足DSP上電順序的要求。

■1.2 DSP 核心處理器電路

DSP 處理電路原理圖如圖3 所示。

圖3 DSP 處理電路原理圖

綜合性價比考慮，本電路中的DSP 芯片選擇TI 公司的浮 點DSP：TMS320C6713。C6713 采用TMS320C67x 系列的DSP，基于C67x 內核，最高工作頻率可達300 MHz，處理速度達到24000MIPS。DSP 內部包含增強的直接存儲器訪問(EDMA)控制器，能在不受CPU 干涉的情況下，控制16 個通道獨立完成數據的傳輸。SRAM、ERPOM、Flash、SBSRAM 和SDRAM 可以與芯片內部的外部存儲器接口(EMIF)無縫接口，可以尋址片外存儲空間512M。外設接口較為豐富，包含I2C、2 個多通道音頻串口、2 個多通道緩沖串口和SPI 等，使用JTAG編程下載。

采用50MHz外部時鐘頻率，16 根數據線ED0～ED15，19根地址線EA2～EA20，用于與flash、SDRAM、SD 卡、串口擴展電路通信。HD3 接低電平時，HD4 外接跳帽可選擇DEBUG模式或BOOT 模式；HD8、HD12 接高電平使系統運行在小端模式且EMIF 數據出現在ED[7:0]端；HD14 接低電平使能McASP1 外設和GPIO 管腳，禁用HPI 管腳；CLKMODE0引腳接高電平選擇使用CLKIN腳的時鐘。定時器0 和定時器1 采用內部時鐘頻率，分別產生8.138kHz 和4.167MHz 的時鐘信號，給McASP1 外設和ADS1278 提供幀同步時鐘和位時鐘。

■1.3 A/D 轉換電路

A/D 轉換電路的電路原理圖如圖4 所示。

圖4 AD 轉換電路原理圖

ADS1278 由德州儀器（TI）公司設計，是一款24 位多通道工業模數轉換器（ADC），內部包含多個獨立的高階斬波穩定調制器和FIR 數字濾波器，能夠同步進行8 通道采樣，支持4種工作模式：高速、高精度、低速、低功耗；ADS1278 的AC 和DC 特性良好，最高采樣率能夠達到128Ks/s，信噪比(SNR) 在62kHz 帶寬下能達到111dB，失調漂移較低，為0.8μV/℃。可以通過設置相應的輸入/輸出引腳直接來選擇ADS1278 的工作模式，可選幀同步或者SPI 串行接口進行數據輸出，方便與DSP、FPGA 和微控制器連接。ADS1278可以在-40℃～+105℃溫度范圍內正常工作，能夠滿足包括振動分析、醫療監控、聲學動態應變測量及壓力測量設備等要求嚴格的多通道信號采集應用。

ADS1278 的輸出數據為二進制補碼，數據的最高位為符號位，輸出數據D=VIN/VREF×0X7FFFFF，符號位在輸入電壓（即VIN=AINP-AINN）為負時是0。ADS1278 的精度和穩定性主要受參考電壓VREF 影響，本電路設計的參考電壓源系統選用是TI 公司的REF5025 和OPA350，圖5 是其結構圖。REF5025 高精度參考源的噪聲低、漂移低，為電路提供2.5V 的參考電壓。OPA350 是一款高速單電源軌到軌運算放大器，在電路中用作電壓跟隨器，ADS1278 的COM端作為其輸入端，為了降低噪聲，在輸入端接一個電容，容值為0.1μF。輸出與基本差分輸入信號接口電路的COM端連接，用于提供參考電壓。

圖5 AD 電壓基準源原理圖

ADS1278 內部不存在寄存器，通過對MODE[1：0]引腳上的高低電平進行配置來選擇ADS1278 工作狀態。通過確定FORMAT[2：0]引腳上的輸入狀態來選擇ADS1278 的協議和數據輸出格式，可以選擇SPI 協議和幀同步協議進行串行輸出，也可以選擇不同的數據輸出格式。若想控制內部8 個轉換器處于同步狀態，可通過控制SNYC 引腳達到；通過控制PWDN[8：1]輸入引腳關閉一個或多個模擬信號輸入通道，進入省電模式，如果所有通道都被關閉，ADS1278 進入低功耗狀態。本設計是一個8 通道的低功耗低速采樣系統，因此可以設置PWDN[8：1]=11111111b，MODE[1：0]=11b，FORMAT[2：0]=101b，使ADS1278 工作在低速模式下，將8 個ADC 通道打開，采用幀同步格式通過DOUT1～DOUT8 并行輸出8 路數據。

時鐘和數據的時序關系在幀同步格式下，如圖6 所示，CLK 的時鐘頻率是移位時鐘SCLK 頻率的次冪（n=0，1，2，...），是FSYNC 幀同步時鐘頻率的512 倍。ADS1278與DSP 采用幀同步串行接口連接，ADS1278 的幀同步串行接口有4 個時鐘或數據線接口，分別是CLK 時鐘、SCLK，FSYNC，DOUT。

圖6 時鐘和數據時序圖（幀同步格式）

■1.4 Flash 存儲電路

在DSP 程序調試完畢后，要將程序固化到Flash 中。Flash 芯片選用 M29W800DT70N6E，M29W800DT70N6E 具有如下特性：2.7V～3.6V 單電源供電，最高22MHz時鐘工作頻率，10mA 工作電流，8Mbit的容量，16 位并行接口，可反復擦除/編程100000 次。FLASH 存儲電路原理圖如圖7 所示。

圖7 FLASH 存儲電路原理圖

■1.5 SDRAM 存儲電路

SDRAM 選用MT48LC8M16A2P，容量為128Mbits，用于臨時存儲信號。通過數據線和地址線與DSP 通信，地址線又分為行地址和列地址，由DSP 自動控制SDRAM 的讀寫時序。SDRAM 占用DSP EMIF CE0 空間，由DSP 進行統一編址，直接對SDRAM 進行讀寫。SDRAM 存儲電路原理圖如圖8 所示。

圖8 SDRAM 存儲電路原理圖

■1.6 串口擴展電路

本設計使用WK2168 進行四通道串口擴展。WK2168 是首款具備256 級FIFO 的低功耗并支持UART/SPI/IIC/8 并行總線接口的4 通道UART 器件。可以通過模式選擇使得該芯片工作于以上任何一種主接口模式，將選定的主接口擴展為4 個增強功能的UART。擴展的子通道的UART 具備如下功能特點：

(1)可以獨立設置每個子通道UART的字長、校驗格式和波特率，通信速率最高為2Mbps。

(2)能夠設置每個子通道獨立工作在高級工作模式下：如RS-485 自動收發控制、IrDA 紅外通信、軟件/硬件自動流量控制、9 位網絡地址自動識別等。

(3)每個子通道具備收/發獨立的256 級FIFO，可依據用戶實際需求對FIFO 的中斷進行編程觸發點且具備超時中斷功能。

WK2168 具有可配置自動休眠/喚醒功能，其電壓工作范圍是2.5～5.0V。本系統工作頻率14.7456MHz，使用8 位并口主接口，通過AD(數據/控制)信號進行切換；子通道選擇通過命令字控制和指示，不需要額外通道指示信號線；占取地址空間為2 個。串口擴展電路原理圖如圖9 所示。

圖9 串口擴展電路原理圖

通道1 和通道3 通過SP3223 轉變為RS232 串口，可連接計算機，直接與計算機進行串口通信。

■1.7 DSP 軟件設計

微陣列聲探測節點一體化微系統的軟件全部在DSP 上實現，主要功能有：

(1)初始化PLL、EMIF、GPIO、WK2168、定時器及其他相關外設。

(2)通過LORA 無線通信模塊接收上位機的命令，進行相應操作并進行響應。

DSP 軟件流程圖如圖10 所示。

圖10 DSP 軟件流程圖

收到指令2 時，進行啟動數據采集工作，DSP 使用定時器產生AD 轉換必需的幀同步時鐘、位時鐘。使用MCASP1接口與ADS1278通信，作為主機控制AD轉換過程，啟動EDMA 傳輸，使能EDMA 中斷，設置ping 和pong 緩存區存儲數據。數據采集流程圖如圖11 所示。

圖11 數據采集流程圖

2 實驗

在計算機上打開文件，用MATLAB 程序把75000KB 的8 路聲音文件分解為8 個9375KB 的一路聲音文件，如圖12 所示。

圖12 MATLAB 處理程序

用Cool Edit Pro2.0 軟件打開一路聲音文件，如圖13所示。

圖13 打開聲音文件

對打開的音頻進行30dB 放大后，得到音頻波形如圖14 所示。

圖14 30dB 放大后聲音波形

對該音頻信號進行播放，可以清晰地聽到在5 分鐘內采集的音頻信號。從播放效果來看，該音頻信號信噪比高，音質清晰，聲音還原度高，達到了預期效果。

3 結論

一種基于DSP 的聲信號存儲電路由供電電路、DSP 核心處理器電路、A/D 轉換電路、Flash 存儲電路、SDRAM存儲電路、串口擴展電路組成，主要完成聲音信號AD 轉換與存儲、無線通信等功能，具有結構簡單、控制方便、還原度高等優點，特別適合相關領域的低功耗無人值守節點，無耐高過載要求的場合。