基于ADF4356 和HMC703 的寬帶低相噪頻率合成器的設計

張寧，宋淼，趙金鵬

（中電科思儀科技股份有限公司，山東青島，266555）

0 引言

頻率合成器是信號發生和分析電路中最重要的組成之一，用于信號發生電路中的信號產生以及信號分析電路中的本振信號產生，直接決定了整機和系統的性能指標。目前主要有三種主流的頻率合成技術：直接頻率合成技術、直接數字式頻率合成技術和鎖相環頻率合成技術。直接頻率合成技術是通過倍頻器、分頻器、混頻器對頻率進行加、減、乘、除運算，得到各種所需頻率，優點是頻率轉換時間短，缺點是結構復雜；直接數字頻率合成頻率分辨率高，頻率切換時間短，但受限于器件的發展，很難做到高頻率的信號輸出；鎖相頻率合成技術是基于鎖相環結構的頻率合成技術，具有頻率穩定度高、相位噪聲低，易于集成等突出特點，特別是隨著集成鎖相芯片的發展，采用集成鎖相芯片就可以方便的實現寬帶低相噪的頻率合成器，目前應用范圍很多。

1 設計要求與實現方案

1.1 設計要求

頻率范圍：60MHz-6000MHz

相位噪聲：≤-128dBc/Hz（60MHz-500MHz）

≤-108dBc/Hz（500MHz-6GHz）

頻率分辨率：1kHz

頻率切換時間：≤300μs

■1.2 實現方案簡介

本項目采用集成單環鎖相方案，具有鎖相速度快，體積小，成本低等特點，如圖1 所示，主要由參考分頻器、鑒相器、環路濾波器、壓控振蕩器和反饋分頻器組成。電路中將VCO 的N 分頻信號與參考信號的R 分頻信號鑒相，通過鑒相器輸出與兩種信號相位移成正比的誤差信號，環路濾波器將相位誤差轉換為電壓信號，送至VCO 輸入端調諧VCO的輸出頻率，當兩鑒相信號頻率相同時，環路鎖定。

圖1 單環鎖相環路簡介

2 實現方案選擇

■2.1 采用具有集成VCO 的寬帶頻率合成器ADF4356

ADF4356 是ADI 公司生產的具有集成VCO 的頻率合成器，VCO的基礎頻率為3400MHz～6800MHz，芯片內部可通過1，2，4，8，16，32，64 分頻，實現53.125MHz～6800MHz 寬頻率范圍輸出。

從頻率范圍來看，完全滿足項目指標要求，ADF4356內部集成了52 位的小數調制器，理論頻率分辨率為fPD/252，在本設計中，鑒相頻率為50MHz，對應頻率分辨率可達μHz 級，滿足設計要求。下面再對相位噪聲指標進行分析，鎖相環的噪聲來源主要有三個，分別為參考信號噪聲、鑒相器噪聲以及VCO 引入的噪聲。在環路帶寬內，鎖相環的相位噪聲主要取決于參考和鑒相器噪聲，環路帶寬外主要取決于VCO 自身的噪聲。ADF4356 為多段式VCO，具有比較好的相位噪聲指標，在3.4GHz 輸出，1MHz 頻偏下具有-137dBc/Hz 的相位噪聲指標。在本設計中環路帶寬設計為100kHz，指標要求的10kHz 的相位噪聲為帶內相噪，主要取決于參考和鑒相器噪聲，外部輸入的參考信號噪聲指標相對比較好，因此環路帶寬內的相位噪聲主要取決于鑒相器的噪聲，如以下公式所示。

ADF4356 在小數模式下的基底噪聲Floor FOM為-225dBc/Hz，fPD為鑒相頻率，N 為分頻比，N=fVCO/fPD，從公式中可以看出，分頻比N 對相位噪聲的惡化程度是鑒相頻率2 倍，因此，盡量選用比較小的分頻比N，比較大的鑒相頻率，有利于減少鎖相環輸出信號相位噪聲的惡化，實現更好的相位噪聲指標。

下面分別計算該實現方式下輸出頻率在60MHz、500MHz、6GHz 的相位噪聲指標。

（1）60MHz 相位噪聲

ADF4356 輸出60MHz 信號，需要VCO 鎖定輸出3840MHz 信號，然后再進行64 分頻，得到60MHz 的信號輸出。鑒相頻率選用50MHz，分頻比N 為3840/50=76.8

（2）500MHz 相位噪聲

ADF4356 輸出50MHz 信號，需要VCO 鎖定輸出4000MHz 信號，然后再進行8 分頻，得到500MHz 的信號輸出，鑒相頻率選用50MHz，分頻比N 為4000/50=80。

（3）6000MHz 相位噪聲

6000MHz 在ADF4356 VCO 的基礎頻率范圍之內，不需要分頻直接輸出即可，鑒相頻率選用50MHz，分頻比N為6000/50=120，其相位噪聲為：

從分析來看，采用該芯片500MHz 相位噪聲指標臨界，6000MHz 相位噪聲指標不滿足使用要求。

■2.2 采用低噪聲頻率合成器HMC703 和ADF4356

通過上面的計算可知，相位噪聲在6GHz 時難以滿足指標需求，因此考慮采用具有超低噪聲的頻率合成器HMC703配合ADF4356 進行鎖相環設計，ADF4356 只用其VCO 功能，HMC703 來實現鑒相功能。HMC703 具有優異的相位噪聲和雜散性能，在小數模式下，可實現-230dBc/Hz 的基底噪聲，比ADF4356 好5dB 左右，能夠實現DC-8000MHz 的射頻輸入頻率范圍，該芯片具有很高的集成度，內部集成了整數分頻器和24 位小數調制器以及鑒相器和電荷泵電路等。HMC703 內部除了有普通的電荷泵電流源，還有一個噪聲性能更好的額外電流源HIKCP,可以改善鎖相環的相位噪聲性能，本項目應用在這種HIK 模式下，來實現更高的相位噪聲指標，值得注意的是，HIK 模式只適合用于有源環路濾波器，無法用于無源環路濾波器。HMC703 在頻率小于4GHz 時，小數模式下N 分頻比最小為20；頻率大于4GHz時，N 分頻比最小為40，需要據此進行合適的鑒相頻率選擇，在滿足要求的情況下盡量選用比較高的鑒相頻率，來獲得更好的相位噪聲指標。

由于HMC703 內部集成了24 位的小數調制器，因此在50MHz 鑒相情況下，理論頻率分辨率為50MHz/224=2.98Hz，滿足本項目的需求。

下面計算ADF4356 只用做VCO,配合低相噪頻率合成器HMC703 實現鎖相環路時，輸出頻率在60MHz、500MHz、6GHz 能夠實現的相位噪聲指標。

（1）60MHz 相位噪聲

因為在小數模式下，HMC703 的N 分頻比最小為20，所以60MHz 輸出時，最大的鑒相頻率為，因為本項目參考頻率為100MHz，因此采用2.5MHz 鑒相，R 分頻為40 分頻，N 分頻比為24。此時60MHz 的相位噪聲為：

（2）500MHz 相位噪聲

N 分頻比最小為20，因此鑒相頻率為500/20=25MHz

（3）6000MHz 相位噪聲

在此輸出頻率下，可以采用和ADF4356 鎖相方式一樣的鑒相頻率，為50MHz，分頻比N 為6000/50=120，此時6000MHz 相位噪聲為：

■2.3 實際選用方案

從以上的分析來看，只采用ADF4356 實現鎖相環設計時，500MHz 相位噪聲指標臨界，6000MHz 相位噪聲指標不滿足使用要求；當采用ADF4356 為VCO、HMC703 鑒相來實現鎖相環設計時，均滿足設計要求，但60MHz 相位噪聲指標沒有采用ADF4356 鎖相時好，如表1 所示。因此考慮采用ADF4356 鎖相和HMC703 鎖相兩種方式相結合的方案，頻率在500MHz 以下采用ADF4356 方式鎖相，500MHz 以上采用HMC703 鑒相、ADF4356 用作VCO 的方式鎖相，最終實現60MHz-6000MHz 的全頻率范圍內的頻率覆蓋，實現框圖如圖2 所示，外部環路濾波器前有一個二選一開關，輸出頻率為500MHz 以下時連通ADF4356 鑒相后輸出的信號，輸出頻率為500MHz～6000MHz 時連通HMC703 鑒相后輸出的信號，濾波后的調諧電壓用來調諧ADF4356 內的VCO。

表1 不同鎖相方式下相位噪聲指標

圖2 HMC703+ADF4356 鎖相環實現框圖

3 設計應用

■3.1 ADF4356VCO 參數自動校準及寄存器配置

本項目中，ADF4356 既要完成500MHz 以下的鎖相環功能，又要作為VCO,配合HMC703 完成500MHz～6GHz的鎖相環功能。ADF4356 的CLK、DATA 和LE 為控制數據傳輸接口，時鐘信號頻率最大50MHz，內部有R0-R13 寄存器，可以根據實際需要進行相應的配置。ADF4356 為多段式VCO,由4 個獨立的VCO CORE 組成，每個VCO CORE又由256 個BAND 組成，每個BAND 又都具備各自的偏置（BIAS CODE），它的優勢在于可以覆蓋比較寬的頻率范圍，并且具有非常優異的相位噪聲指標，ADF4356 在1MHz 頻偏的相位噪聲指標典型值優于-130dBc/Hz，缺點在于每段VCO 的高低端及不同VCO 頻段之間調諧靈敏度存在一定差異，給環路濾波器的設計及頻率切換時間的實現會帶來較大的難度，因此需要對多段VCO 的相關參數進行提前校準，來實現更快的頻率切換時間。

ADF4356 可以根據配置的參數，鑒相信號及分頻信號，自動校準合適的VCO CORE，BAND 以及BIAS CODE。默認情況下，ADF4356 自動校準功能是使能的，此種方式需要較長的鎖相時間。為了能夠提高鎖相速度，需要對ADF4356 進行校準，將各個輸出頻率對應的CORE，BAND以及BIAS CODE 等信息保存在存儲器中，需要時直接加載，以極大的提高鎖相速度。每一片ADF4356 的VCO 參數都有所不同，可以采用以下步驟獲取當前選用的ADF4356 芯片的VCO CORE，BAND 以及BIAS CODE 等信息。

（1）按照實際需要配置初始化ADF4356 相關寄存器，確保以下配置：

R10 寄存器的DB[28:26]=0b001，VCO read 設置為VCO core and band；

R7 寄存器的DB[14:12]=0b110，VCO readback 設置為 VCO calibration complet

R4 寄存器的DB[29:27]=0b111，MUXOUT 設置為VCO readback

R0 寄存器的DB21=1；AUTOCAL 設置為使能

（2）設置第一個頻率點，等待頻點鎖定（可等待10ms），MUXOUT 輸出為高；

（3）R7 寄存器的DB[14:12]=0b111，VCO readback設置為 VCO readback

（4）按照如圖5 所示的時序進行SPI 讀寫數據，保存VCO core and band 信息。

（5）設置R10 寄存器的DB[28:26]=0b011，VCO read 設置為 VCO bias code。

（6）按照如圖3 所示的時序進行SPI 讀寫數據，保存VCO bias code信息。

圖3 ADF4356 VCO 自動校準時序

（7）再次設置R10寄存器的DB[28:26]=0b001；VCO read 設置為 VCO core and band。

（8）返回步驟2，進行下一個頻率點的設置，直至校準至6800MHz，校準完畢,形成查找表校準文件。

當實際應用時，需要當前輸出什么頻率，直接查找校準文件，設置相應的值即可，可極大的提高頻率切換時間指標。

■3.2 環路濾波器設計

本項目選用的HMC703，采用HIK 模式鎖相來提高相位噪聲指標，因此環路濾波器采用有源環路濾波器，相對無源環路濾波器，也可有效提高頻率切換時間。同時為了提高PLL 輸出信號的相位噪聲性能，本項目選取了TI 公司的低噪聲運算放大器OPA209，該放大器具有超低的電壓噪聲，低至，該運算放大器支持單電源供電。環路濾波器可以使用ADI 公司的ADIsimPLL 軟件進行設計，該軟件是ADI 公司設計的專門服務于鎖相環設計的仿真軟件，該軟件的庫涵蓋了ADI 公司的大部分PLL、VCO 和運算放大器等，可以仿真PLL 頻率合成器的許多關鍵的性能參數，比如鎖定時間、相位噪聲等。圖4 給出了基于HMC703 的小數分頻PLL 電路仿真原理圖，其中環路濾波器形式采用四階有源環路濾波器，環路濾波器帶寬為100kHz，相位裕度為45 度。從仿真可知，環路帶寬越大，鎖定時間越短，反之，鎖定時間越長；相位裕度越小，鎖定時間越短，反之，鎖定時間越長。但是，這并不意味著環路帶寬越大越好，相位裕度越小越好，因為這些指標對于小數分頻PLL 的雜散性能、相位噪聲性能、穩定度等都有很大的影響，相位裕度太小會造成系統不穩定。因為本項目要求的輸出頻率從60MHz～6000MHz，頻率覆蓋范圍比較寬，同時在不同的輸出頻率采用不同的鎖相方案，500MHz 以下采用ADF4356集成鎖相，500MHz～6000MHz 采用ADF4356 和HMC703進行鎖相，在不同的鎖相方式下以及在相同鎖相方式但不同的頻率輸出情況下，環路濾波器的參數會有所不同，因此項目設計了多段環路濾波器參數，采用開關選擇的方式進行切換，在不同的頻率輸出下，采用不用的環路元器件參數，以保證最后的相位噪聲、雜散等指標滿足實際應用的需求。

圖4 基于HMC703 的小數分頻鎖相環路仿真圖

■3.3 測試結果

通過以上的設計，項目需要實現的頻率范圍、相位噪聲、頻率分辨率、頻率切換時間等指標均達到了設計要求，其中6GHz 的相位噪聲指標實測值為-110dBc/Hz、頻率切換時間230μs，與理論設計值基本相當，滿足項目應用的需求。

4 結束語

本文介紹了一種基于ADF4356 和HMC703 的寬帶低相噪頻率合成器的設計，并給出了硬件設計原理框圖、性能指標分析以及設計應用的具體注意事項。實際應用結果表明，采用該電路可實現寬帶低相噪頻率輸出，具有電路簡單、性能高、成本低、可靠性高等特點，具有很高的使用價值，已經應用于某型信號收發儀的本振設計中，性能指標優異，該方案還可廣泛應用于需要寬帶、低相位噪聲頻率合成器的系統設計中，具有很高的實用價值。