一種10～20GHz寬帶二倍頻放大芯片設計

傅 琦，高 顯

（中國電子科技集團公司第十三研究所，河北 石家莊 050051）

0 引 言

目前低頻頻譜資源緊張，因此射頻器件逐漸向高頻方向發(fā)展，從Ka 波段到W 波段的高頻電路以及跨倍頻程的超寬帶電路，受到越來越多的關注。在電路設計中，通常需要將低頻信號與本振信號混頻產(chǎn)生高頻信號，因此需要更高頻和更寬帶寬的本振源。倍頻器作為本振鏈路的關鍵元器件，其性能指標直接影響本振源的高頻特性和寬帶特性[1-3]。由于倍頻器存在較強的非線性，輸出頻譜分量較多，通常需要在輸出級增加濾波器以抑制雜波，極大遏制了倍頻器的寬帶特性和高頻特性。因此，高雜波抑制的倍頻器成為本振鏈路研究關鍵。

根據(jù)是否需要外加柵壓，倍頻器可分為有源倍頻器和無源倍頻器。有源倍頻器通過在三極管柵極增加合適的偏置，使信號通過非線性器件產(chǎn)生需要的倍頻分量，再通過巴倫、濾波等方式濾除雜波。有源倍頻器包括基于高電子遷移率晶體管（High Electron Mobility Transistor，HEMT）工藝[4,5]和基于異質(zhì)結雙極晶體管（Heterojunction Bipolar Transistor，HBT）工藝[6]。無源倍頻器多采用肖特基二極管，通常需要輸入較大信號以調(diào)制肖特基二極管，再通過巴倫、濾波等方式濾除雜波[7,8]。兩者相比，無源倍頻抑制效果更好，但輸入功率較大。

本振鏈路中的放大器和二倍頻器后面通常級聯(lián)濾波器，用來抑制基波和三次諧波。文章分析了放大器和倍頻器級聯(lián)后抑制雜波惡化的原因，并基于差分電路提出了一種新的拓撲結構，可有效抑制基波和三次諧波。基于此理論，設計了一款不含濾波器、輸入頻率覆蓋10 ～20 GHz 的砷化鎵二倍頻放大芯片。當輸入功率為0 dBm 時，其基波抑制和三次諧波抑制均優(yōu)于35 dBc。

1 原理分析

無源二倍頻器芯片的工作原理：信號通過巴倫產(chǎn)生的差分信號，饋入反接的2 個二極管，倍頻后的信號通過輸出巴倫進行信號合成。對于寬帶倍頻器而言，該電路拓撲可以有效抑制輸入信號的奇次諧波，且基波和三次諧波抑制度大于30 dBc[9]。

輸入信號可以通過肖特基二極管陽極陰極的寄生電容和襯底耦合，直接耦合至倍頻器輸出端，使基波抑制惡化。在本振鏈路中，放大器工作處于飽和狀態(tài)，輸出頻譜包含多個頻率分量，其中功率較大的，除了基波，還有二次諧波。放大器的基波和二次諧波進入倍頻器后（雙音輸入），在非線性器件作用下進行混頻。混頻產(chǎn)生的基波與三次諧波功率較大，遠大于二倍頻器在單音輸入下的基波與三次諧波功率，導致鏈路整體的諧波抑制進一步惡化。文章對二倍頻器輸入級聯(lián)放大器前后的基波與三次諧波抑制進行仿真，仿真如圖1 所示，發(fā)現(xiàn)放大器與倍頻器級聯(lián)后基波和三次諧波抑制均惡化。對于二倍頻器芯片，與輸出頻率相近的是基波與三次諧波，因此著重分析鏈路對基波與三次諧波的抑制。

圖1 級聯(lián)放大器前后二倍頻器基波、三次諧波抑制

本振倍頻放大電路如圖2 所示，通過在輸出級級聯(lián)帶通濾波器抑制基波和三次諧波。對于跨倍頻程的二倍頻放大電路，其基波和三次諧波頻率產(chǎn)生交疊，無法通過濾波器優(yōu)化指標。文中引入差分電路設計思想，通過優(yōu)化設計，將倍頻放大電路傳統(tǒng)方案調(diào)整至改進方案。

圖2 本振倍頻放大電路

其基波和三次諧波抑制優(yōu)化原理如下文所述。

在圖2 改進方案中，假設輸入信號fin=Acosωt，初始相位為0°，巴倫為理想巴倫，即幅度相等、相位相反，通過放大器A1-2 后的兩路信號分別為

由于放大器的三次諧波功率較小，因此僅對基波和二次諧波進行分析。f1和f2分別輸入兩組反接的二極管后有fa=-fb,fc=-fd。

以信號通過其中2 個二極管產(chǎn)生的非線性為例，通過泰勒級數(shù)展開后表示為

式中：A、B、C、D、E、F、G、M1，M2均為系數(shù)；Z為直流；Bcos2ωt為基波產(chǎn)物；Dcos4ωt為二次諧波產(chǎn)物；Ecosωt為差頻；Gcos3ωt為和頻。

由式（3）和式（4）可知，通過方案改進，在倍頻器輸出端，奇次諧波相消，偶此諧波相長，可以有效抑制基波和三次諧波。該方案無須依靠濾波器，通過相位對消，即可最大化發(fā)揮倍頻器性能。

2 電路設計與仿真

針對章節(jié)1 描述的倍頻放大電路進行芯片設計。先針對輸入和輸出頻率設計2 款180°巴倫，采用頻率響應較好的Marchand 巴倫。該結構廣泛應用于單塊微波集成電路（Monolithic Microwave Integrated Circuit，MMIC）設計，有較好的寬帶特性，且能夠通過片上繞線有效縮減面積。通過優(yōu)化，在10 ～20 GHz 的寬帶，巴倫幅度平衡度全頻帶優(yōu)于0.5 dB，相位平衡度全頻帶優(yōu)于2°；在20 ～40 GHz 的寬帶，巴倫幅度平衡度全頻帶優(yōu)于0.8 dB，相位平衡度全頻帶優(yōu)于5°。

放大器采用2 級放大管結構，信號通過第一級放大后推動第二級，放大器設計中通過在柵漏之間增加負反饋，提高放大器穩(wěn)定性。通過優(yōu)化仿真，放大器增益15 dB，輸入輸出電壓駐波比優(yōu)于1.2，二次諧波抑制20 dBc，靜態(tài)電流20 mA，輸出1 dB 壓縮功率大于11 dBm。

利用電磁仿真軟件對電路進行建模仿真，得到倍頻放大電路的倍頻損耗、基波抑制和三次諧波抑制仿真結果，如圖3 所示。

圖3 仿真曲線

由圖3 的仿真結果可知，二倍頻放大電路性能優(yōu)異，由于存在放大器增益，倍頻損耗大于0 dB，三次諧波抑制優(yōu)于40 dBc，基波抑制優(yōu)于35 dBc。

3 測試結果與分析

采用砷化鎵HEMT 工藝對二倍頻放大芯片進行流片。流片使用了經(jīng)數(shù)次參數(shù)修正后的改進型外延層材料。完成流片后，通過探針臺對倍頻放大芯片進行在片測試，電路測試結果與仿真結果對比如圖4 所示。

圖4 實測仿真曲線對比

由于測試條件受限，探針臺矢網(wǎng)高頻未能覆蓋整個三次諧波頻段，因此三次諧波抑制未能完全驗證。從測試結果可以看出，倍頻損耗在10.5 ～20.0 GHz大于0 dB，三次諧波抑制（部分）優(yōu)于38 dBc，基波抑制優(yōu)于37 dBc。諧波抑制度曲線趨勢有差異，數(shù)量級一致，可以預測電路三次諧波抑制的的最終性能。其中，基波抑制實測與仿真在高頻內(nèi)差異較大，通過分析，主要有2 個方面原因。一方面，在仿真過程中，20 GHz 信號耦合至輸出端仿真存在偏差，造成基波抑制在該頻點惡化；另一方面，倍頻損耗出現(xiàn)頻偏。該現(xiàn)象是由于小尺寸肖特基二極管寄生電容不準確，導致仿真實測結果存在偏差，后期將從二極管模型提取入手，優(yōu)化電路指標。

4 結 論

文章基于差分電路，提出了一種新的二倍頻放大拓撲結構，在二倍頻放大電路設計中，可以有效抑制基波和三次諧波。基于該方案設計的砷化鎵芯片，基波和三次諧波抑制指標能夠滿足組件中對該類產(chǎn)品的要求。該設計豐富了倍頻放大電路的設計思路，并為更高諧波抑制的倍頻放大電路奠定基礎。