一種寬帶低功耗的VCO設計

沈 最

（上海電力大學 電子與信息工程學院，上海 201306）

0 引 言

隨著物聯網、無線通信技術呈爆炸式的增長，經濟社會和人類生活發生了巨大的變化，各種無線通信系統不斷被開發出來用在通信和集成電路領域中。而互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）工藝水平的不斷提高，推動了低功耗、高集成度、超高頻以及超寬帶射頻模塊的發展和實現，如低噪聲放大器（Low Noise Amplifier，LNA）、功率放大器（Power Amplifier，PA）、混頻器（Mixer）以及鎖相環（Phase Locked Loop，PLL）等。壓控振蕩器（Voltage Controlled Oscillator，VCO）是PLL 中的一個重要模塊，其主要性能指標是相位噪聲、功耗、調諧范圍以及占用芯片面積的大小等。

國內外的研究學者對于VCO 的研究也逐漸深入。PENG 等人基于0.18 μm 的CMOS 工藝設計的壓控振蕩器，工作電壓在1.8 V 以下，功耗約為18 mW，中心頻率為5.36 GHz，調諧范圍為740 MHz，相位噪聲為-115 dBc/Hz@1MHz[1]。JAEWOOK 等人基于CMOS 工藝，設計的頻率范圍為1 900 ～3 800 MHz，相位噪聲分別為-116.4 dBc/Hz@1MHz 和-124.8 dBc/Hz@1MHz[2]。而YOO 等人設計的寬帶雙調諧環型壓控振蕩器能達到120%的調諧范圍，相位噪聲為-101 dBc/Hz@1MHz，功耗為6.4 mW[3]。

文章設計了一款寬帶、低功耗的小面積壓控振蕩器，應用于藍牙低功耗項目。為了避免振蕩器受到功率放大器頻率牽引的影響，本次設計目標壓控振蕩器的中心頻率在4.8 GHz 附近。設計改善了可變電容模塊，采用6 bit 的開關電容陣列得到了較寬的調諧范圍，在電容陣列中引入新的開關，以降低開關管的寄生電容對調諧范圍的影響，實現了對于VCO 功耗、相位噪聲和頻率范圍的整體優化。

1 壓控振蕩器的原理

文章選用了LC-VCO，采用負阻的分析方法進行推演。LC 振蕩器的構成包含了電感電容的諧振腔和一個有源負阻，如圖1 所示。實際電路中，電感和電容都會有對應的寄生電阻Rp，如果將電流注入到諧振腔內，則會因為寄生電阻的作用，增加電路內的能量損耗，進而間接地導致振蕩的終止，因此需要加入有源負阻來抵消LC 電路中的Rp。直流能量經過負阻電路后轉換為交流能量，以彌補LC 諧振腔所消耗的能量。目前，有源負阻電路的設計方法有很多，其中包括N 型金屬氧化物半導體（N Metal Oxide Semiconductor，NMOS）交叉耦合、P 溝道金屬氧化物半導體（Positive channel Metal Oxide Semiconductor，PMOS）交叉耦合以及互補型交叉耦合電路。

圖1 帶負阻的LC-VCO 模型

壓控振蕩器利用了可變電容的壓控特性，通過低通濾波器輸出的穩定電壓實現了對于輸出頻率的控制。振蕩器的輸出頻率表示為

式中：ωout為振蕩器的輸出頻率；ω0為振蕩器在控制電壓為0 時的頻率；Kvco為振蕩器的調諧增益，Hz/V，對于PLL 電路來說Kvco是一個重要的參數，可以決定鎖相環的環路是否能穩定下來；Uctrl為控制電壓。

2 電路模塊的設計

2.1 電容模塊的優化設計

對于一個理想的LC-VCO，調諧增益Kvco變應當使其保持線性穩定性。但是，由于工作頻率的不斷升高，Kvco變會逐漸變大，產生波動并且在整個頻率范圍內變化很大。Kvco變與VCO 的相位噪聲指標密切相關，并可影響整個PLL 的系統環路。VCO 的輸出頻率為

式中：Cvar為可變電容模塊中的容值；Ccap為開關電容陣列中并聯的容值；L為在該電路中的電感感值。Kvco是VCO 輸出頻率相對控制電壓Uctrl的偏導數，可以得出推導式為

由式（3）可以推斷，在控制電壓Uctrl恒定時，采用增加可變電容容值范圍的方式來提高Kvco變，可使整個VCO 的工作頻帶范圍拓寬。傳統的可變電容模塊中一般采用一組調諧電壓Uctrl控制的可變電容，從上述分析可知，這種情況下這會導致Kvco變發生很大的變化，要降低全頻帶的波動性，最簡單的辦法是將單個可變電容模塊改進成nbit 開關控制的可變電容陣列以及nbit 開關控制的固定電容陣[4]。文章設計的可變電容陣列電路如圖2 所示。通過給可變電容的兩端加入偏置電壓，并加入調諧電阻，使可變電容工作在合適的區間，串聯2 個大的隔直電容，從而避免偏置電壓對VCO 輸出電壓的影響，同時抑制噪聲。原本1 組2 個的可變電容拓展為3 位開關組成的6 個可變小電容和一組固定的可變大電容。其中開關控制的可變小電容參數設置完全相同，且精心設計了電容值的大小，這樣設置與二進制加權方式的參數設置相比更加方便，且能精確地進行頻率細調。

圖2 改進后的可變電容陣列

圖2 可變電容的開關電路

文章所使用的開關固定電容陣列為6 bit，由64個調諧曲線組成，為使調諧曲線依照頻率等距分配，開關電容陣列按乘二關系遞增，即Cn=2n-1C1。增加開關電容使得整個諧振腔電容范圍顯著增大，提高了VCO 的輸出頻率范圍。

2.2 開關模塊的優化設計

可變電容的開關管設計與固定電容的開關設計不同，固定電容的容值不會隨電壓的改變而發生變化。而可變電容需要傳輸門將控制電壓接入可變電容的線路上才能正常調諧工作。本次設計的可變電容開關如圖2 所示，開關閉合時，CMOS 傳輸門導通，使Uctrl作用在可變電容上，改變其容值接入到整體電路中，進而改變VCO 的輸出頻率；傳輸門關斷時，可變電容對于電路的影響不大。

2.3 有源負阻的設計

負阻電路提供的所謂能量必須滿足一定的條件才能保證LC-VCO 的起振。通過振諧腔并聯等效阻抗Rp的計算公式為

式中：Q為電感的品質因數。為提高諧振腔的品質因數，要選取高Q值的電感來減小電路的整體功耗，本次設計的電感在EMX 仿真后的Q值為13.7。電感值為1.26 nH，那么4.8 GHz 下的諧振腔等效并聯電阻約為520 Ω，則諧振腔的跨導為

起振的判決條件公式為

式中：gmn為NMOS 的跨導值；gmp為PMOS 的跨導值；γ為保證起振正常的起振因子，通常取3。因此，在設計中NMOS 和PMOS 管的跨導都取gmn=gmp=5.76 mS。

3 測試分析與討論

文章基于SMIC 40 nm 對LC-VCO 進行設計，通過版圖繪制以及后仿真的優化測試可知。本文設計的VCO 版圖如圖3 所示，大小約為0.089 mm2，整體功耗為1.155 mW。

圖3 VCO 版圖

控制電壓Uctrl在200 ～900 mV 時，中心頻率下的調諧曲線如圖4 所示。由圖4 可知，傳統的可變電容電路所得到的調諧增益Kvco變化較大，對于控制電壓的利用率不高，而優化后的調諧曲線較為線性，避免了VCO 調諧線性度較差后產生的鎖相環不穩定現象，使其在整個頻帶中波動較小，與設計的目標相一致。TT 工藝角（表示NMOS 和PMOS 都是Typical 型）下，25 ℃時，后仿真的64 條調諧曲線如圖5 所示。相鄰2 條曲線有一定的交疊，避免了輸出的頻譜出現斷點，同時讓工作頻率覆蓋在4.08 ～5.62 GHz，保證了中心頻率在4.85 GHz 附近，使整個頻率的調諧范圍占比為31.75%。

圖4 調諧曲線的比較

圖5 64 條頻率調諧曲線

VCO 的相位噪聲PVT 測試結果如圖6 所示，在1 MHz 頻率偏移處，在TT 工藝角下，25℃常溫時，該相位噪聲為-116.46 dBc/Hz，較前仿所測得的相位噪聲有所下降，主要原因是后仿帶來的寄生電容的不確定性。

將壓控振蕩器的性能參數與參考文獻[5]的性能進行對比，結果如表1 所示。文獻[5]采用的是CMOS 工藝，差別在于尺寸的不一。且為了對VCO整體性能進行評估，采用了考慮調諧范圍的性能系數（Figure of Merit，FOM）值為

式中：L(?ω)為VCO 的在該?ω頻率偏移處的相位噪聲；?ω為頻率；TR為頻率的調諧范圍；ω0為中心振蕩頻率；Pdc為電路消耗的功耗。

圖6 相位噪聲的PVT 仿真

通過表1 的對比結果可知，設計的VCO 在功耗、相位噪聲、調諧范圍都有不錯的性能優化，計算得到的FOM 值為-200.03 dBc/Hz。

表1 VCO 的性能對比

4 結 論

基于SMIC 40nm CMOS工藝設計出了一款低功耗、寬諧調范圍的壓控振蕩器，通過改善設計可變電容模塊，以及將新的開關應用于電容陣列中，減小開關管寄生電容對于電路調諧范圍的影響。最終相位噪聲在1 MHz 的頻偏處約為-116.46 dBc/Hz，版圖的面積大小約為0.089 mm2，功耗僅為1.155 mW，調諧范圍為31.75%，FOM 值為-200.03 dBc/Hz。