一種高速雙極工藝的ESD設計優化

徐佳麗，楊陽，周遠杰

（中國電子科技集團公司第二十四研究所，重慶 400060）

引言

高速雙極工藝由于器件特征頻率高，能夠較好地滿足運算放大器、比較器、接口電路等高速電路的性能要求。國內某公司開發的12 V高速雙極工藝在投入運用初期抗靜電能力通常只能達到500 V左右。受靜電影響，電路特性表現為：電流增大，失調電壓、延遲等交流參數超差。1000 V靜電試驗后，參數進一步惡化，遠達不到2 000 V的靜電目標。為此，我們迫切需要基于該工藝開展靜電的優化及平臺建設。除ESD設計窗口[1]外，本文重點從擊穿電壓、擊穿電流、版圖設計等方面進行了分析與改進。

1 原工藝庫靜電單元

雙極工藝中常見的靜電保護有集電極-發射極組態和基極-集電極組態的雙極型晶體管，由基極-集電極或發射極-基極組態的二極管也常用于靜電保護。

該高速雙極工藝庫中僅僅提供了兩種靜電保護結構：①用于IO端的普通BC結二極管；②由BE短接構成的用于電源嵌位的橫向NPN管，其回滯電壓相對小些，本質上也是BC結構二極管。BC結的擊穿電壓普遍在35 V左右，針對12 V的工作電壓，擊穿電壓偏高，不利于靜電泄放。

2 靜電單元優化

2.1 三極管擊穿特性分析

針對原工藝靜電標準庫中的BC結二極管不滿足要求，我們分析了該工藝三極管的擊穿特性，NPN管中的n111y6、n6gcy16，其BVCBO和BVCEO分別約43 V和16.6 V；PNP管中的pv121y4、pv463y12，其BVCBO、BVCEO分別約24 V、13 V。對12 V的工作電壓，上述無論N管還是P管，作靜電保護用時VCBO均偏高，而BVCEO則相對適合，且N管的BVCEO設計余量更足，P管的略微偏小。對NPN管的CE結構進行TLP測試，特性曲線如圖1所示。

圖1 NPN管CE結的TLP曲線

從圖1看， 該工藝NPN管CE結的觸發電壓約17 V，二次擊穿電流[2]1.2 A以上，用作2 kV（HBM）的ESD保護具備了一定可行性。

2.2 二極管與CE結并聯的ESD結構

以某比較器的靜電設計為例，如圖2所示，二極管為BC結二極管，I/O反向擊穿時，CE結先于二極管擊穿；當I/O電壓低于VEE時，二極管正向壓降約0.7 V，而VECO≈4 V，二極管先于EC結導通，為主要的靜電泄放路徑。因此該項目所有I/O端（IN+、IN-、OUT+、OUT-、latch）和電源軌間（VCC到GND、VCC到VEE間）的靜電保護，均在原靜電標準庫的BC結二極管基礎上，并聯了一個NPN管CE結構。

圖2 二極管與CE結并聯的ESD結構

采用圖2的靜電結構進行了設計和測試摸底，結果是：選取的6只電路進行靜電試驗，在1 500 V靜電均合格，抗靜電能力得到明顯提升，但仍達不到2 kV的目標。表現為在2 000 V靜電試驗后，其輸入偏置電流、輸入失調電壓、邏輯端輸入偏置電流等參數明顯超標。

2.2.1 OBIRCH分析

通過對2 000 V靜電后失效樣品進行OBIRCH（Optical Beam induced Resistance Change）試驗，分別在latch到VEE和IN+到VEE加5 V電壓，在顯微鏡下觀察熱點和電流流向。試驗發現發熱點均來自于IN+端和latch端的CE結構靜電保護管，如圖3。

圖3 OBIRCH試驗觀察到的電壓熱點

2.2.2 靜電損傷部位的版圖分析

圖3的CE結構靜電保護版圖為首次設計版本，直接調用了工藝庫中NPN管版圖，如圖4。

圖4 NPN管子的版圖

圖4中，集電極C共6條，每條M1（一次鋁）寬2.6 um。通過3條7.2 um的M2（二次鋁）連通。而發射極E共12條，每條M1寬1.4 um，通過6條8.4 um的M2連通。M1、VA（通孔）、M2分別為一鋁、通孔、二鋁。

因為所有電流先經過M1再通過VA到M2，所以電流能力每層均需考慮，最大電流能力按M1、VA、M2三者中能力最弱的計算。 M1、M2的電流密度125 ℃為2 mA/μm，VA的電流密度為0.25 mA/μm周長，則C和E的最大電流能力分別為31.2 mA、33.6 mA（均按M1）。

圖4中的NPN管C、E上下兩排布局，各叉指不是并排布局，遠端、近端距離將近30 μm，存在遠、近端叉指的電流分配不均，大部分電流優先流入/流出靠近PAD的叉指，因此C條、E條最大電流能力分別＜31.2 mA、＜33.6 mA。

2 kV（HBM）ESD峰值電流約1.3 A[3]，按5 %的占空比計算，最大穩態電流約65 mA。因此，圖4的C、E條電流能力均滿足不了65 mA電流要求，故造成了圖4所示的發熱燒毀點。

2.2.3 CE結靜電版圖的改進

為進一步提升CE結的靜電保護能力，我們提出了兩種改進方案：

方案1：增加CE結面積

輸入/輸出端采用雙CE結靜電結構的NPN管，即由2個NPN上下拼接而來，每個NPN的遠近端距離達129 μm，如圖5所示。通過流片、靜電測試摸底知，該方案改進效果不明顯，抗靜電依據達不到2 kV。

圖5 雙CE結NPN管的標準版圖

原因是該方案版圖面積雖增大2倍，但抗靜電能力并非增加2倍。PAD放于圖5的上端或下端，這樣，靠近PAD的叉指分配的電流遠大于遠端的電流。最樂觀估計其版圖抗靜電能力增加可能最多接近2倍，即C、E最大電流能力僅有31.2×2 mA、33.6×2 mA。

方案2：改進CE結構版圖

在力求靜電管版圖簡潔、寄生小和方便連線的基礎上，我們將標準庫的NPN管n111y6進行了改造。考慮基極懸空的VCEO擊穿時基區上有電流通過[4]和最大限度保證保證管子n111y6的特性不變，我們在保證E、B、C三極間距和圖形關系不變的情況下，將E、C、B的面積均增大到3×70 um，確保擊穿電壓和抗靜電電流能力滿足要求。改造后的1E1C1B結構取名n111y6_3×70，如圖6所示。

圖6 改進后的CE結靜電版圖

所有I/O端到VEE，latch到GND和到VCC的CE結構均只用1個n111y6_3×70。VCC到VEE共2個n111y6_3×70。經過設計、流片和靜電試驗及電測試知：本方案靜電達到2 kV要求，在2.6 kV下各項交直流參數均變化很小。

3 工藝靜電單元平臺搭建

在上文分析改進設計基礎上，我們進一步搭建了12 V高速雙極工藝的靜電單元平臺，為后續項目的直接引用奠定良好基礎。建立了多個靜電測試單元，包括原標準庫單元和自行構造的靜電單元，如圖7所示。

圖7 靜電單元組合版圖

靜電單元組合中包含了原標準庫單元（靜電二極管、電源嵌位、肖特基二極管）和改進的靜電單元（n121y4_1p5×35、n121y4_3×35、n121y4_4p2×35、n111y6_3×70、2個n111y6_3×70并聯、pv121y4_3 ×70、n6gcy16_redesign和2n6gcy16_redesign）。注：單元名后綴數字表示發射極尺寸，_redesign表示將原工藝多排布局的標準管子改為單排布局。

通過流片后TLP測試知：n111y6_3×70靜電單元靜電能力最佳，該結構已先后應用于某視頻多路復用器、某高性能輸入輸出軌到軌運算放大器、某抗輻照運算放大器、某寬帶對數放大器等項目的靜電保護，其ESD（HBM）能力達2.6 kV以上，而對頻率等交流參數幾乎無影響。

綜上，我們形成了該高速雙極工藝的靜電單元庫如表1所示。

表1 某12 V高速雙極工藝的靜電單元

4 結論

基于自主高速雙極工藝的NPN管BVCEO特別適合于ESD設計窗口，I/O端和電源嵌位的靜電保護采用二極管與CE結的并聯結構后，可大大提升靜電效果。

ESD單元的版圖設計也是重要的一環，需特別注意電流的走向和電流的均勻性，不合理的布局布線可能只是增加面積而非真正提高抗靜電能力。本文提出的C、E極寬均為3×70um的NPN管其CE結靜電保護能力達到2 kV以上，完善了該工藝靜電平臺的建設。對2 kV HBM ESD，建議靜電總線寬度60 um以上，在面積允許的情況下采用多層金屬堆疊效果更佳。